新思使創(chuàng)意電子ARM處理器頻率達(dá)到1GHz
[導(dǎo)讀]日前，新思科技與創(chuàng)意電子宣布，創(chuàng)意電子采用新思科技Galaxy.實作平臺(Implementation Platform) 中的關(guān)鍵工具IC Compiler，讓ARM. Cortex.-A9 MPCore.雙核心處理器達(dá)到超過1 GHz頻率效能。新思科技的高效能Galaxy設(shè)
日前，新思科技與創(chuàng)意電子宣布，創(chuàng)意電子采用新思科技Galaxy.實作平臺(Implementation Platform) 中的關(guān)鍵工具IC Compiler，讓ARM. Cortex.-A9 MPCore.雙核心處理器達(dá)到超過1 GHz頻率效能。新思科技的高效能Galaxy設(shè)計實作解決方案，能以最低功耗達(dá)到超過1 GHz頻率的效能，同時降低設(shè)計時程的風(fēng)險。
創(chuàng)意電子總經(jīng)理賴俊豪表示：“身為彈性客制化IC領(lǐng)導(dǎo)廠商，我們服務(wù)的客戶需要面對競爭激烈的智能電子產(chǎn)品市場。對客戶而言，效能、功耗和上市時程是勝出的關(guān)鍵。而利用新思科技的先進(jìn)工具技術(shù)，結(jié)合我們在先進(jìn)工藝和低功耗設(shè)計上的專業(yè)能力，得以強(qiáng)化我們的服務(wù)并滿足客戶需求?！?BR>
創(chuàng)意電子設(shè)計服務(wù)處處長李宏俊表示：“在設(shè)計高階處理器時，我們在提高時鐘頻率上，曾面臨到許多挑戰(zhàn)，而促使我們采用IC Compiler。搭配新思科技Design Compiler. 的拓樸繪圖技術(shù)(topographical)，IC Compiler的快速設(shè)計收斂功能可協(xié)助我們達(dá)成目標(biāo)頻率并及時投片。在40奈米及28奈米高階處理器固化上，我們已經(jīng)統(tǒng)一采行IC Compiler解決方案?！?BR>
即將應(yīng)用于高階數(shù)字電視芯片, 規(guī)模達(dá)到500萬邏輯閘, 內(nèi)含雙內(nèi)核的ARM Cortex-A9處理器，是采用臺積電40奈米低功耗制程，在未使用超電壓(overdrive voltage)的情況下，變異最大制程條件(worst process corner)的時鐘頻率仍可達(dá)到1 GHz，而一般制程條件則可達(dá)1.3 GHz。創(chuàng)意電子使用新思科技Galaxy實作方法，克服了為達(dá)到上述時鐘頻率與功耗水平所衍生的設(shè)計挑戰(zhàn)，其中包括：
高效能設(shè)計深受存貯器擺設(shè)位置的影響，常使得存貯器與處理器之間所需的資料存取時間很難達(dá)到預(yù)期頻率。為達(dá)到較佳頻率與可繞線度(routability)，使用寄存器庫(register bank)時必須仰賴結(jié)構(gòu)性置放技術(shù)的支援。當(dāng)芯片使用率超過80%時，必須從一開始就考量時序(timing)與繞線壅塞(congestion)，并整合設(shè)計綜合(synthesis)到布局與布線(place and route)所有步驟。
時脈偏離(skew)與推遲(latency)仰賴良好的時脈分配網(wǎng)絡(luò)。創(chuàng)意電子的Galaxy實作流程重點包括：通過Design Compiler 拓樸繪圖技術(shù)為IC Compiler實體實作(physical implementation)創(chuàng)造較佳的初始網(wǎng)表(netlist)。利用IC Compiler之宏指令放置設(shè)計規(guī)劃技術(shù)及物理數(shù)據(jù)路徑技術(shù)，達(dá)成最佳的寄存器庫置放。使用PrimeTime.達(dá)成實作與靜態(tài)時序分析 (static timing analysis)間的緊密關(guān)聯(lián)性，以達(dá)到高效能、低功耗及符合預(yù)期的結(jié)果。
新思科技設(shè)計實作事業(yè)群資深副總裁暨總經(jīng)理Antun Domic表示：「就高效能處理器設(shè)計而言，新思科技的IC Compiler是業(yè)界廣為認(rèn)可的使用工具。我們持續(xù)不斷的精進(jìn)優(yōu)化以提供高時鐘頻率、同時消耗最低功耗的技術(shù)。此次與創(chuàng)意電子的合作，在流片過程中成功地達(dá)到超過1 GHz頻率的效能，顯見我們的技術(shù)帶來致勝的結(jié)果。」
創(chuàng)意電子總經(jīng)理賴俊豪表示：“身為彈性客制化IC領(lǐng)導(dǎo)廠商，我們服務(wù)的客戶需要面對競爭激烈的智能電子產(chǎn)品市場。對客戶而言，效能、功耗和上市時程是勝出的關(guān)鍵。而利用新思科技的先進(jìn)工具技術(shù)，結(jié)合我們在先進(jìn)工藝和低功耗設(shè)計上的專業(yè)能力，得以強(qiáng)化我們的服務(wù)并滿足客戶需求?！?BR>
創(chuàng)意電子設(shè)計服務(wù)處處長李宏俊表示：“在設(shè)計高階處理器時，我們在提高時鐘頻率上，曾面臨到許多挑戰(zhàn)，而促使我們采用IC Compiler。搭配新思科技Design Compiler. 的拓樸繪圖技術(shù)(topographical)，IC Compiler的快速設(shè)計收斂功能可協(xié)助我們達(dá)成目標(biāo)頻率并及時投片。在40奈米及28奈米高階處理器固化上，我們已經(jīng)統(tǒng)一采行IC Compiler解決方案?！?BR>
即將應(yīng)用于高階數(shù)字電視芯片, 規(guī)模達(dá)到500萬邏輯閘, 內(nèi)含雙內(nèi)核的ARM Cortex-A9處理器，是采用臺積電40奈米低功耗制程，在未使用超電壓(overdrive voltage)的情況下，變異最大制程條件(worst process corner)的時鐘頻率仍可達(dá)到1 GHz，而一般制程條件則可達(dá)1.3 GHz。創(chuàng)意電子使用新思科技Galaxy實作方法，克服了為達(dá)到上述時鐘頻率與功耗水平所衍生的設(shè)計挑戰(zhàn)，其中包括：
高效能設(shè)計深受存貯器擺設(shè)位置的影響，常使得存貯器與處理器之間所需的資料存取時間很難達(dá)到預(yù)期頻率。為達(dá)到較佳頻率與可繞線度(routability)，使用寄存器庫(register bank)時必須仰賴結(jié)構(gòu)性置放技術(shù)的支援。當(dāng)芯片使用率超過80%時，必須從一開始就考量時序(timing)與繞線壅塞(congestion)，并整合設(shè)計綜合(synthesis)到布局與布線(place and route)所有步驟。
時脈偏離(skew)與推遲(latency)仰賴良好的時脈分配網(wǎng)絡(luò)。創(chuàng)意電子的Galaxy實作流程重點包括：通過Design Compiler 拓樸繪圖技術(shù)為IC Compiler實體實作(physical implementation)創(chuàng)造較佳的初始網(wǎng)表(netlist)。利用IC Compiler之宏指令放置設(shè)計規(guī)劃技術(shù)及物理數(shù)據(jù)路徑技術(shù)，達(dá)成最佳的寄存器庫置放。使用PrimeTime.達(dá)成實作與靜態(tài)時序分析 (static timing analysis)間的緊密關(guān)聯(lián)性，以達(dá)到高效能、低功耗及符合預(yù)期的結(jié)果。
新思科技設(shè)計實作事業(yè)群資深副總裁暨總經(jīng)理Antun Domic表示：「就高效能處理器設(shè)計而言，新思科技的IC Compiler是業(yè)界廣為認(rèn)可的使用工具。我們持續(xù)不斷的精進(jìn)優(yōu)化以提供高時鐘頻率、同時消耗最低功耗的技術(shù)。此次與創(chuàng)意電子的合作，在流片過程中成功地達(dá)到超過1 GHz頻率的效能，顯見我們的技術(shù)帶來致勝的結(jié)果。」
下載文檔
