眾多核時(shí)代到來:Tilera發(fā)布100核處理器計(jì)劃
對于Mike Paquette和Top Layer Networks公司的工程團(tuán)隊(duì)來說,眾多核(many-core)時(shí)代已經(jīng)到來。該公司正用新創(chuàng)公司Tilera的64核處理器研發(fā)一個網(wǎng)絡(luò)入侵監(jiān)測系統(tǒng)。并于10月26日宣布了下一代的100核計(jì)劃。
這兩家公司是少數(shù)走在眾多核時(shí)代趨勢最前沿的公司。分析師和研究人員說主流計(jì)算機(jī)和嵌入式行業(yè)可能需要數(shù)年時(shí)間才能跟上這個趨勢,而且并行編程領(lǐng)域必須得發(fā)生大突破。
加州大學(xué)伯克利分校的計(jì)算機(jī)科學(xué)教授David Patterson正主管著學(xué)院的一個并行計(jì)算實(shí)驗(yàn)室。他說向并行軟件過渡將是手持計(jì)算機(jī)科學(xué)未來五十年的問題。
Patterson將在10月28日由EE Times贊助的眾多核線上活動(Many-Core Virtual Conference)上作一個主題演講,解釋這些問題,并提供一種新的眾多核處理器基準(zhǔn)測試法。Top Layer和Tilera公司也將在此次在線活動中分享自己的經(jīng)驗(yàn)。
Top Layer現(xiàn)有的入侵監(jiān)測系統(tǒng)由一組自制的ASIC和FPGA實(shí)現(xiàn),能夠以4.4Gbps的速率檢查數(shù)據(jù)包。但這無法應(yīng)對未來的10Gbps以太網(wǎng)。
與其重新開發(fā)所有ASIC和FPGA,Top Layer決定向Tilera尋求替代。今天該公司已經(jīng)有了一臺未來系統(tǒng)的原型機(jī),同時(shí)運(yùn)行Tilera高端處理器中的全部64個內(nèi)核。
Paquette說他的團(tuán)隊(duì)喜歡Tilera采用的方法,采用現(xiàn)有的用于對稱多處理系統(tǒng)的Linux工具,像對待一個多CPU服務(wù)器那樣對待現(xiàn)在的眾多核處理器。這種解決方法讓Top Layer既可以將多項(xiàng)工作交給一個內(nèi)核也可以將一項(xiàng)任務(wù)分給多個內(nèi)核。
Paquette還說,“最難的部分是轉(zhuǎn)換我們自己用于ASIC和FPGA設(shè)計(jì)的軟件。Tilera的軟件非常簡單直接?!?/FONT>
封裝100核
Tilera現(xiàn)在公開了下一代產(chǎn)品的工作,轉(zhuǎn)用40nm制程技術(shù)創(chuàng)建一個100核處理器。和該公司現(xiàn)在采用90nm制程技術(shù)的芯片相比,新處理器的主頻增加了接近一倍,達(dá)到了1.5GHz,提供了四倍的性能和兩倍的功耗效率。
九月份BDTI市場觀察員對該Tilera第一代設(shè)備進(jìn)行了基準(zhǔn)測試研究,得出的結(jié)果好壞參半。
在新的Tile Gx芯片上,Tilera為內(nèi)核中加入了更多的多重/累加單元,以及75條新指令,其中有三分之一用于單指令多數(shù)據(jù)工作。新芯片支持最大32MB緩存,可選密碼、包處理硬件加速器。
任何一個內(nèi)核都可以通過庫功能調(diào)用最多兩個密碼加速器,用于處理安全或壓縮任務(wù)。一個獨(dú)立的包處理加速器被虛擬化,以便同時(shí)用于多任務(wù)。
工程師們正在開發(fā)Gx芯片的物理層,但Tilera已經(jīng)樂觀到可以現(xiàn)在就公布它?!邦櫩蛡兗鼻械耐诰蛑覀兊穆肪€圖,我們覺得這些信息很快就會泄露出來?!盩ilera的創(chuàng)始人兼CTO Anant Agarwal這么說,他還是MIT的電子工程教授,研究多核處理器。
消息公布的時(shí)間離總計(jì)2400萬美元的C輪風(fēng)險(xiǎn)融資的完成僅有幾天。Tilera營銷總監(jiān)Bob Doud說:“我們期望這是我們的最后一輪融資,幫助我們實(shí)現(xiàn)進(jìn)一步突破。我們非常樂于在這種不景氣的時(shí)期得到資助,這本身就是一種證明”。
Tilera沒有公布自己的營收,但說自己的到了75個 design win,自2007年發(fā)布至今出貨數(shù)千枚芯片。最近一次是為臺灣Quanta公司開發(fā)的云計(jì)算系統(tǒng),該系統(tǒng)被Dell公司大量采用。Quanta最近宣布自己向Tilera投資1000萬美元。
面向大眾的眾多核?
還有其它一些芯片和系統(tǒng)也在挖掘眾多核計(jì)算的極限。舉個例子,英格蘭劍橋咨詢(Cambridge Consultants)公司最近提到,在自己為英國PicoChip公司3G/WiMax基站所做的合約設(shè)計(jì)中,每個芯片封裝了250個內(nèi)核。
但今天的體系結(jié)構(gòu)趨向于在軟件實(shí)現(xiàn)上另辟蹊徑。例如Tilera公司采用了共享內(nèi)存設(shè)計(jì),內(nèi)核可以直接轉(zhuǎn)交數(shù)據(jù),工作方式像多處理器Linux系統(tǒng)一樣。
Tilera的解決方法需要相對復(fù)雜的內(nèi)核,每一個都有能力運(yùn)行操作系統(tǒng)。PicoChip則相反,使用相對簡單的內(nèi)核以及信息轉(zhuǎn)遞方案(message-passing scheme)。
包括Ambric和Csitch公司在內(nèi)的不少開發(fā)多核的新創(chuàng)企業(yè),試圖建立一個廣泛的可編程/可重構(gòu)體系,但都失敗了。
伯克利的Patterson以及其他研究人員力圖定義易用的并行編程模型,面向更寬泛的芯片品種,包括X86處理器。他對創(chuàng)建這些模型的可能性表現(xiàn)出了樂觀態(tài)度,部分是因?yàn)闃I(yè)界和學(xué)術(shù)界對此問題的廣泛關(guān)注。
伯克利研究人員的工作范圍橫跨整個堆棧,從原型硬件到各種新的任務(wù)調(diào)度和少量殺手級的并行應(yīng)用程序。確實(shí),分析人士說缺乏能夠便捷地分割出眾多并行任務(wù)的應(yīng)用程序是通往未來眾多核處理器的主要障礙之一。
Linley Group集團(tuán)市場觀察員Linley Gwennap說:“對Top Layer這類公司而言,現(xiàn)在無疑有很多機(jī)遇。包處理和視頻處理應(yīng)用非常適合多核,因?yàn)樗鼈兛梢员环殖珊芏嘈〉挠?jì)算”。
“我的懷疑在于,這些怎么進(jìn)入更大的,二三十億美元級別嵌入式處理器市場。畢竟很多應(yīng)用不會很容易從內(nèi)核數(shù)量的增加上受益”。
“每個人都在尋找神奇編譯器,按個鍵就能讓你的代碼工作于一群并行的內(nèi)核” Gwennap補(bǔ)充說道,正是由于缺乏這樣的萬能軟件,“早先那些關(guān)于多核將在短期內(nèi)攻占嵌入式處理器市場的預(yù)言尚未成真”。