率先推出符合JESD204A產(chǎn)品，NXP劍指高速數(shù)據(jù)轉(zhuǎn)換器市場前三（圖）

在來自宏蜂窩基站、醫(yī)療成像設備、高速儀器、視頻廣播設備、軍事等領域的各種新興應用的推動下，數(shù)據(jù)轉(zhuǎn)換器行業(yè)也在被迫不斷進行創(chuàng)新。而在不久前率先推出符合最新JEDEC接口標準JESD204A的高速轉(zhuǎn)換器后，NXP表示，已經(jīng)做好了進一步加大其在這個領域發(fā)言權的準備。

在2009年6月波士頓舉行的IEEE微波理論與技術協(xié)會(MTT-S)/國際微波年會(IMS)上，NXP帶來了該公司開發(fā)的全球首款符合JEDEC JESD204A標準的高速數(shù)據(jù)轉(zhuǎn)換器。并演示了其型號為DAC1408D650的雙通道、配備四條全功能JESD204A數(shù)據(jù)線、每秒采樣速率達到650M的DAC與Xilinx公司Virtex-5 FPGA的互通性。

由于傳統(tǒng)的并行LVDS I/O已經(jīng)不適合降低成本、提高系統(tǒng)可靠性、提高集成度、縮短上市時間以及降低設計復雜度等要求，JEDEC固態(tài)技術協(xié)會JC-16 (接口技術)委員會于去年4月公布了JESD204A串行接口標準。據(jù)稱，這是2006年該組織公布JESD204標準后最重要的一次修訂。

新標準最大的不同在于，它改變了過去一個邏輯器件(ASIC或FPGA)只能通過一條數(shù)據(jù)線和數(shù)據(jù)轉(zhuǎn)換器實現(xiàn)一條鏈路連接、單線同時承載時鐘和數(shù)據(jù)的做法，轉(zhuǎn)而變?yōu)橐粋€邏輯器件可與多個同類數(shù)據(jù)轉(zhuǎn)換器實現(xiàn)多點連接，每個連接有多路數(shù)據(jù)線。

上述改變的好處是顯而易見的。資料顯示，由于JESD204規(guī)范只有3.125Gbps的數(shù)據(jù)線，使得單通道和雙通道16位數(shù)據(jù)轉(zhuǎn)換器的采樣速率分別局限在(3.125Gbps/20) = 156.25MSPS和78.125MSPS。而JESD204A則允許一個單通道數(shù)據(jù)轉(zhuǎn)換器通過多個數(shù)據(jù)線增加了數(shù)字I/O接口。舉例來說，一個16位的單通道ADC通過四個數(shù)據(jù)線進行多路輸出，所能支持的最大采樣率就變成了((3.125 Gbps/20) * 4)=625MSPS。

新標準還大大減少了IC封裝I/O的Pin腳?！氨热绮捎脗鹘y(tǒng)的并行LVDS I/O，一個14位雙通道數(shù)據(jù)轉(zhuǎn)換器需要(2*14)=28路連接線，相比之下，新型的JESD204A標準只需6路連接線，從而節(jié)省近80%的連接線路。” NXP多種半導體市場助理產(chǎn)品市場經(jīng)理楊杰鋒表示。

楊杰鋒稱，在提高傳輸速度的同時，線路減少解決了傳統(tǒng)并行方法的三個缺點：首先，這些數(shù)量眾多的線路走線必須相同，在布局上造成了很大的困擾；其次，對于采用BGA封裝的邏輯器件來說，布線也更加復雜，并且耗時；最后，靈活性極低，如果需要提高轉(zhuǎn)換器的分辨率，PCB就要重新進行設計，復用性大打折扣。

相比傳統(tǒng)并行布局，JESD204A新器件可將連接線從28條減少到6條

采用JESD204A后，上述問題有望得到改觀。由于只有6條線路，不僅線路板的面積可以大幅縮小，且布線工作也非常輕松。楊杰鋒稱，由于走線減少，PCB板的層數(shù)也會因此而減少20%。更難能可貴的是，如果需要提高轉(zhuǎn)換器的分辨率，只需要為FPGA提供新的配置文件即可。PCB板也無需進行任何改動。除此之外，EMI、可靠性、整體成本等各項性能也會得到大幅改善。

雖然NXP進入高速轉(zhuǎn)換器市場僅有10年之久，但是在率先推出了符合新標準的高速轉(zhuǎn)換器之后，該公司對于其在這方面業(yè)務的未來雄心勃勃?！拔覀兊哪繕耸橇幵谖磥?~5年內(nèi)進入全球高速數(shù)據(jù)轉(zhuǎn)換器三大供應商的行列?！睏罱茕h表示。

由于中國通信行業(yè)正在高速發(fā)展，楊杰鋒也對這個市場寄予了相當大的希望。他表示，醫(yī)療診斷設備、測試設備、高速儀器設備、視頻制造設備以及通信基站是這類產(chǎn)品的主要用武之地，NXP希望其這次推出的這些產(chǎn)品能在上述領域全面開花?！疤貏e是在通訊基站領域?！?/FONT>