瑞薩開發(fā)出40nm高密度新型SRAM電路技術(shù)
在SoC的構(gòu)成要素中,SRAM最易受到工藝微細(xì)化導(dǎo)致的特性不均的影響。因?yàn)殡S著產(chǎn)品實(shí)現(xiàn)微細(xì)化,可使SRAM穩(wěn)定工作的裕度會(huì)不斷減小。因此,原來為了維持工作裕度,該公司提出了通過附加多個(gè)電源控制電路,分別控制SRAM的電源線、字線或者數(shù)據(jù)線的方式等。不過,采用這種方式,即使SRAM的單元面積可以縮小,但包括電源控制電路在內(nèi)的SRAM整體面積很難削減。
為了解決這一課題,該公司此次開發(fā)出了兩種技術(shù)。一種是降低工作裕度減小影響的多級(jí)字線控制技術(shù)。分多個(gè)時(shí)間段對(duì)字線進(jìn)行電壓控制,僅在字線的控制電路上集成原方式所需的多個(gè)電源控制電路。此時(shí),通過穩(wěn)步對(duì)字線進(jìn)行電壓控制,即使CMOS元件存在特性不均,也可向SRAM穩(wěn)定寫入或讀取數(shù)據(jù)。另外,通過僅在字線上進(jìn)行電源控制,還提高了bit密度。
第二種是同時(shí)兼顧高速化及小面積化的分層SRAM技術(shù)。該公司開發(fā)出了將位線多次分割、削減連接位線的微小SRAM單元數(shù)量的分層SRAM技術(shù)。在被分割的位線上附加本機(jī)靈敏放大器(信號(hào)振幅放大電路),支援原來存在的靈敏放大器工作。這樣,可防止通過穩(wěn)步控制多級(jí)字線控制所需的字線而導(dǎo)致的SRAM 工作速度減慢。另外,該公司通過使用與SRAM單元相同的微細(xì)化工藝制造本機(jī)靈敏放大器,將面積增加控制在了最小限度,并實(shí)現(xiàn)了高bit密度。
此次,該公司利用這些技術(shù),試制出了采用40nm工藝CMOS技術(shù)中單元面積業(yè)界最小的0.248μm2單元、bit密度高達(dá)2.98Mbit/mm2的2Mbit SRAM,并已確認(rèn)其可穩(wěn)定動(dòng)作。