更小更節(jié)能：AMD美洲豹處理器架構(gòu)深析

AMD CTO Mark Papermaster講解了Steamroller(壓路機)架構(gòu)之后，Jeff Rupley也公開了Bobcat(山貓)架構(gòu)繼任者Jaguar(美洲豹)的詳情。如果說推土機主攻的還是AMD的主業(yè)---傳統(tǒng)處理器，而山貓、美洲豹則是輕量級的便攜市場，但是前途無量。來看超能網(wǎng)的解析：

美洲豹架構(gòu)用于2013年的低功耗APU產(chǎn)品中，主要是雙核的Tamesh APU以及雙核、四核的Kabini APU中，他們的GPU也會升級到GCN架構(gòu)。

美洲豹的架構(gòu)體系與Bobcat類似，不同于Atom使用順序指令架構(gòu)(in order)，AMD的低功耗產(chǎn)品也堅持使用亂序指令體系(out of order)，前者的結(jié)構(gòu)簡單，但是后者的性能更強。

此外，美洲豹也要與時俱進，支持SSE 4.1、SSE 4.2、AVX及AES指令，同時還支持虛擬化功能，不過這一點沒有具體細節(jié)。

美洲豹將使用28nm工藝制造，每個內(nèi)核的面積只有3.1mm2，而Bobca使用40nm工藝制造，每個內(nèi)核面積有4.9mm2。

前端部分與Bobcat的結(jié)構(gòu)大部分相同，都是2路32KB指令緩存，512 4KB頁面，2發(fā)射解碼，但是美洲豹做了增強，改進了IC預取器，提升了性能。

整個架構(gòu)最大的變化是增加了硬件除法器(Hardware divider)，這也是Llano所不具備的功能。

浮點單元部分依然是2條執(zhí)行管線，亂序指令調(diào)度，但是原生128bit浮點單元現(xiàn)在可以執(zhí)行更復雜的操作，并通過加倍dumping支持256bit AVX指令。

另外，L1數(shù)據(jù)緩存還是32KB，但是AMD做了存儲/載入優(yōu)化，現(xiàn)在它也可以通過128bit通道連接浮點單元。

L2緩存部分AMD也做了較大調(diào)整，這也是與Bobcat架構(gòu)區(qū)別較大的地方。2MB緩存被一條L2界面分成4部分512KB的區(qū)塊，每部分L2D都是獨占的，這一設計其實跟剛剛介紹過的Steamroller架構(gòu)的動態(tài)L2緩存差不多，以1/4隔斷按需分配L2緩存，不用的就可以關閉以節(jié)省能耗，主要目的就是省電，特別是對美洲豹這樣面向便攜平臺設計的處理器來說，節(jié)能降耗對提升續(xù)航意義重大。

另外，為了節(jié)能AMD還為美洲豹的每個內(nèi)核增加了C6狀態(tài)，可以獨立啟用或者關閉。

至于性能提升，AMD稱IPC(每周期指令)性能提升了15%，其中頻率提升貢獻了10%，換句話說架構(gòu)設計帶來的性能提升微乎其微，美洲豹的目標應該集中在升級制程，降低功耗，提升續(xù)航，減少核心面積等方面，反正性能也不是這類處理器的主要出發(fā)點。

美洲豹處理器將在明年發(fā)布，不過Intel明年也會發(fā)布22nm工藝的新一代Atom處理器Valleyview，后者在制程上及SOC上很有優(yōu)勢，二者的遭遇戰(zhàn)又會如何呢？

更多計算機與外設信息請關注：21ic計算機與外設頻道