歐洲數(shù)字系統(tǒng)芯片功率泄漏控制項(xiàng)目

來自歐洲7個(gè)國家的14家高等學(xué)府和科研院所組成的研發(fā)聯(lián)盟日前啟動(dòng)一個(gè)旨在通過解決65nm節(jié)點(diǎn)以下CMOS制造工藝中的功率泄漏問題來改進(jìn)下一代系統(tǒng)芯片設(shè)計(jì)的開發(fā)項(xiàng)目。根據(jù)IST第六框架計(jì)劃的“納電子”戰(zhàn)略目標(biāo)，歐洲委員會(huì)為這個(gè)名為CLEAN(控制NanoCMOS系統(tǒng)芯片泄漏功率)的項(xiàng)目提供了450萬歐元的贊助費(fèi)。
在線寬大于0.1微米的微電子電路中，與晶體管泄漏電流相比，計(jì)算、通信和存儲操作造成的動(dòng)態(tài)功耗是芯片功耗的主體。因此，直到今天，在沒超過這個(gè)技術(shù)節(jié)點(diǎn)的芯片設(shè)計(jì)和開發(fā)過程中，泄漏電流控制并未被芯片廠商當(dāng)作一個(gè)主要問題去對待，而且芯片設(shè)計(jì)主要集中在優(yōu)化和最小化動(dòng)態(tài)功耗等方面(即開關(guān)操作)。
隨著ＣＭＯＳ晶體管溝道長度不到100nm的納米器件的問世，泄漏電流的相關(guān)問題引起人們的極大重視。業(yè)內(nèi)專家認(rèn)為，泄漏電流將是影響線寬低于65nm的下一代納米微電子電路的主要障礙。為了解決納米器件引起的困難，設(shè)計(jì)方法和制造工藝必須同步發(fā)展。針對未來技術(shù)設(shè)計(jì)的半導(dǎo)體產(chǎn)品，應(yīng)考慮到所要設(shè)計(jì)、制造和測試的芯片的復(fù)雜性、成本和功耗。
CLEAN的主要目標(biāo)是開發(fā)泄漏功率模型和泄漏控制的設(shè)計(jì)方法和技術(shù)，以及對于今天的復(fù)雜系統(tǒng)無法進(jìn)行自動(dòng)選擇設(shè)計(jì)的原型EDA(電子設(shè)計(jì)自動(dòng)化)工具。例如，那些與功耗最小化和通過整個(gè)設(shè)計(jì)流程無縫實(shí)現(xiàn)動(dòng)態(tài)泄漏控制策略相關(guān)的設(shè)計(jì)任務(wù)。
“這個(gè)項(xiàng)目將會(huì)為克服65nm以下技術(shù)節(jié)點(diǎn)的技術(shù)缺點(diǎn)特別是制程變異性和低可靠性以及泄漏電流做出巨大貢獻(xiàn)，”項(xiàng)目協(xié)調(diào)員意法半導(dǎo)體先進(jìn)系統(tǒng)技術(shù)部項(xiàng)目研發(fā)經(jīng)理RobertoZafalon先生表示，“CLEAN項(xiàng)目的開發(fā)成果將有助于降低納電子器件的功耗，同時(shí)能夠提高設(shè)計(jì)效率，進(jìn)而可以管理日益提高的系統(tǒng)芯片復(fù)雜性。”
最后，CLEAN項(xiàng)目將有助于加強(qiáng)歐洲高科技產(chǎn)業(yè)，維持其在強(qiáng)項(xiàng)領(lǐng)域內(nèi)的工業(yè)和技術(shù)領(lǐng)導(dǎo)者的地位：例如，在移動(dòng)通信及基礎(chǔ)設(shè)施、消費(fèi)電子和汽車電子等系統(tǒng)芯片領(lǐng)域。這些領(lǐng)域中，對低功耗的需求是取得成功的前提條件。通過專業(yè)開發(fā)功率優(yōu)化及管理的中小型高科技企業(yè)的積極參與，這個(gè)項(xiàng)目還將歐洲EDA工業(yè)的發(fā)展作為一個(gè)主要目標(biāo)。中小企業(yè)的參與對于CLEAN開發(fā)成果的商業(yè)化和產(chǎn)業(yè)化至關(guān)重要。
CLEAN項(xiàng)目的合作伙伴:意法半導(dǎo)體(項(xiàng)目負(fù)責(zé)人)；英飛凌，ChipVisionDesignSystems,BullDAST,OFFIS,PolitecnicodiTorino,UniversitatPolitecnicadeCatalunya,CEA-LETI,PolitechnikaWarszawska,edacentrum,丹表科技大學(xué)，ConsorzioperlaRicercael’EducazionePermanente,布達(dá)佩斯經(jīng)濟(jì)科技大學(xué)。