FPGA全面圍堵，富士通ASIC設(shè)計服務(wù)將何去何從？

“Is ASIC dead ?”這是剛剛落下帷幕的2013“深圳(國際)集成電路創(chuàng)新與應(yīng)用展”(China IC Expo，簡稱CICE)上業(yè)界熱議的一個話題。的確，現(xiàn)如今FPGA越來越“強(qiáng)勢”，越來越多地將ARM核、MCU、DSP等融合進(jìn)來，在性能和功耗上對ASIC進(jìn)行全面圍堵。不只如此，當(dāng)硅制造技術(shù)進(jìn)入到28nm甚至更低節(jié)點(diǎn)時，芯片制造動輒上百萬美金的NRE費(fèi)用也讓系統(tǒng)設(shè)計公司吃不消。面對殘酷的現(xiàn)實，占全球ASIC市場份額第一位(2012占全球13.8%)的富士通半導(dǎo)體將如何應(yīng)對?

圖1. 富士通半導(dǎo)體參展CICE并做演講。

ASIC在高性能應(yīng)用領(lǐng)域不可替代

“標(biāo)準(zhǔn)ASIC市場低增長的一個原因是其小批量、低復(fù)雜度的細(xì)分市場正受到來自FPGA和ASSP的擠壓，而另一個原因是許多企業(yè)(客戶)并不希望等待9至12個月以設(shè)計標(biāo)準(zhǔn)單元ASIC原型。例如臺灣、中國大陸等地的客戶往往不會等待標(biāo)準(zhǔn)單元ASIC設(shè)計，而是喜歡直接采用ASSP，即使在性能上會有一些損失。”富士通半導(dǎo)體市場部副經(jīng)理陳博宇(Alex Chen)在CICE同期舉辦的IC制造與設(shè)計服務(wù)論壇上表示。

此外，對于ASSP制造商，其收入可以從多個客戶中獲得，而對于ASIC制造商，收入僅來自單一客戶，而技能精湛的設(shè)計工程師卻日益短缺。因此許多IC廠商將目光投向了ASSP而不是標(biāo)準(zhǔn)單元ASIC。

而在高性能應(yīng)用領(lǐng)域，情況就完全不同了。舉例來說，比較40nm工藝下相似功能的芯片面積，如下圖2所示，可以看到在線寬相同的條件下，采用FPGA 設(shè)計的芯片面積會比采用ASIC大很多，ASIC的優(yōu)勢非常明顯。

圖2. 40nm工藝下相似功能FPGA和ASIC芯片面積比較。

雖然ASIC現(xiàn)在正受到來自FPGA和ASSP的夾擊，但在高性能應(yīng)用領(lǐng)域，只要有量和足夠的設(shè)計能力，ASIC的優(yōu)勢還是非常明顯。去年轟動一時的某FPGA大廠在華為的合同額降低很厲害就是一個例證，原因是華為很大部分的FPGA項目改用了ASIC設(shè)計!

“從現(xiàn)在開始，ASIC的市場將呈現(xiàn)一個健康穩(wěn)定的發(fā)展態(tài)勢。以前富士通半導(dǎo)體的ASIC收入很大一部分來自日本市場，不過未來諸如佳能、索尼、夏普等這些日本廠商將會減少購買，而與此對應(yīng)的是中國廠商正不斷在網(wǎng)絡(luò)、存儲、高性能服務(wù)器領(lǐng)域等高端市場擴(kuò)張版圖。因此富士通半導(dǎo)體現(xiàn)在所要做的是將先進(jìn)的高端ASIC設(shè)計服務(wù)更多地擴(kuò)展到中國。” 陳博宇指出。

在先進(jìn)節(jié)點(diǎn)上的積累：28nm的 30個tape out和7個量產(chǎn)…

早在上世紀(jì)90年代，富士通半導(dǎo)體就在中國大陸開始推廣ASIC方案和設(shè)計服務(wù)。針對不同時期不同的市場需求，富士通半導(dǎo)體都有與之相適應(yīng)的ASIC方案和設(shè)計服務(wù)，如下圖3所示為富士通半導(dǎo)體技術(shù)路線圖。40nm以上工藝產(chǎn)品當(dāng)前還是在富士通自己的晶圓廠生產(chǎn)，而40nm以下的產(chǎn)品則是和全球第一大代工廠臺積電(TSMC)合作。

圖3. 富士通半導(dǎo)體工藝技術(shù)路線圖。

和TSMC的密切合作是富士通半導(dǎo)體能夠帶給高性能應(yīng)用廠商的高價值之一，陳博宇指出：“TSMC擁有世界上最先進(jìn)的硅制造技術(shù)，再加上富士通半導(dǎo)體的Know-How，您將比其他廠商(非富士通半導(dǎo)體客戶)更優(yōu)先地使用到世界上最先進(jìn)的半導(dǎo)體工藝制程。”

“2012年，富士通半導(dǎo)體已經(jīng)將成熟量產(chǎn)的28nm先進(jìn)半導(dǎo)體制造技術(shù)帶給了中國高端SOC設(shè)計廠商，客戶的反應(yīng)非常好。截至目前，我們在28nm工藝上的Tape out數(shù)量已經(jīng)達(dá)到30個，其中7個項目已經(jīng)量產(chǎn)。而且今年即2013年，我們有2個20nm的項目正在進(jìn)行中。這些合作使我們在對制程的管理和優(yōu)化、良率(yield)的控制和提升方面積累了大量經(jīng)驗。這些經(jīng)驗不只是富士通半導(dǎo)體的財富，對客戶也是具有非常重要的意義。”陳博宇進(jìn)一步補(bǔ)充道。

高質(zhì)量、寬泛、一站式IP解決方案

ASIC的一個關(guān)鍵特點(diǎn)就是其復(fù)雜性(Complexity)，隨著系統(tǒng)越來越復(fù)雜，對于IP有著寬泛和可靠性方面的要求，使用量也越來越大。種類齊全的經(jīng)過驗證的一站式IP供應(yīng)是富士通半導(dǎo)體帶給高端SoC客戶的又一獨(dú)特價值。如下圖所示，SOC設(shè)計中需要各種類型的IP，例如USB、HDMI、PCIE、SATA、MIPI、ARM CPU、AD/DA等，富士通半導(dǎo)體都有與之相應(yīng)的IP積累。

圖4. 富士通半導(dǎo)體提供一站式IP解決方案。

富士通半導(dǎo)體的IP分為兩種，一種是富士通半導(dǎo)體自己開發(fā)的IP，另一種是從第三方購買的IP。在IP的管理上，富士通半導(dǎo)體有它獨(dú)特的方法，即IPV (IP Verification flow)，遵循這樣獨(dú)特的設(shè)計和驗證流程就可以保證打上富士通Logo的IP質(zhì)量。這樣就在客戶和第三方IP提供商之間又加了一道保險。

“富士通半導(dǎo)體本身是一個IDM的公司，我們有自己的產(chǎn)品，本身就會考慮到自己產(chǎn)品量產(chǎn)的質(zhì)量，所以會做很嚴(yán)格的質(zhì)量管控，在自己的產(chǎn)品上做驗證。經(jīng)過富士通整個大的平臺的驗證，IP的質(zhì)量肯定會更有保證。” 陳博宇補(bǔ)充。

此外，富士通半導(dǎo)體經(jīng)過嚴(yán)格評估和量產(chǎn)驗證的IP能夠省去客戶為尋找各個IP而去和不同IP供應(yīng)商談判的時間。由于富士通半導(dǎo)體有很多合作伙伴，擁有非常大的客戶群，因此能夠拿到更具優(yōu)勢的價格，這對資金壓力巨大的SoC設(shè)計廠商來講無疑非常重要。從芯片的風(fēng)險角度講，一旦芯片出現(xiàn)IP的質(zhì)量問題，客戶也無需為此而在各個IP供應(yīng)商之間周旋。從成本角度，富士通半導(dǎo)體所提供的打包IP方案也會幫助節(jié)省客戶初期的IP 投入。

系統(tǒng)方案幫助客戶專注于核心設(shè)計

當(dāng)半導(dǎo)體工藝節(jié)點(diǎn)從65nm向下發(fā)展到16/14nm的過程中，ASIC設(shè)計的成本增長是巨大的，現(xiàn)在動輒上百萬的NRE費(fèi)用可是失敗不起的，這樣SoC的系統(tǒng)前期驗證就變得非常重要。不過，不用擔(dān)心，富士通半導(dǎo)體已經(jīng)為您準(zhǔn)備好了SoC驗證平臺。如下圖6所示，這包括ARM-SoC Platform和系統(tǒng)原型開發(fā)套件(System prototyping kit)。

圖5. 富士通半導(dǎo)體Cortex-A15系統(tǒng)方案。

這里以Cortex-A15 SoC平臺為例。系統(tǒng)原型開發(fā)套件可以對Cortex-A15平臺以及集成IP如CPU和外設(shè)進(jìn)行評估。在ASIC開發(fā)之前的早期驗證期間對IP的質(zhì)量和互操作性進(jìn)行評估，包括：PCIe/SATA/USB3.0/GbE。CPU效能的評估：Cortex-A15，R4F，M3。還能提供S / W開發(fā)：樣品的Linux驅(qū)動程序和OS移植服務(wù)。

特別值得一提的是，上圖中的系統(tǒng)方案中紅色字體表示的部分如PCIe/SATA/USB3.0/GbE等，都是富士通半導(dǎo)體自己的產(chǎn)品，這就保證了外設(shè)的完整性，消除了在系統(tǒng)兼容性等方面的影響。

“以前客戶自己搭平臺驗證，費(fèi)時又耗力?，F(xiàn)在有了這樣的平臺將會大大縮短SoC設(shè)計前期的驗證時間，包括客戶自己搭平臺的時間也節(jié)省了?？蛻糁恍枰瓿上到y(tǒng)設(shè)計中最核心的部分，剩下的富士通半導(dǎo)體幫您搞定。另外，除了Cortex-A15 SoC平臺，富士通半導(dǎo)體還有Cortex-A9 SoC平臺等，未來還將繼續(xù)發(fā)展其他的ARM核系列平臺。” 陳博宇介紹說。

在高性能應(yīng)用領(lǐng)域的成功案例

本屆CICE富士通半導(dǎo)體的展臺展示了過去3年富士通半導(dǎo)體的ASIC設(shè)計服務(wù)在高性能應(yīng)用領(lǐng)域取得的一系列令人矚目的成績， 這包括：內(nèi)含富士通半導(dǎo)體ADC/ DAC IP的ASIC產(chǎn)品支持40G、100G、400G 波分復(fù)用網(wǎng)絡(luò)(DWDM)和測試儀表市場，工藝節(jié)點(diǎn)從65nm——40nm——28nm，有多個電信設(shè)備行業(yè)的頂級客戶采用了該公司的技術(shù)并成功實現(xiàn)量產(chǎn)。

在通信領(lǐng)域，富士通半導(dǎo)體是目前100G/400G波分復(fù)用網(wǎng)絡(luò)的唯一的核心IP和ASIC方案提供商， 并且還在創(chuàng)造新的記錄，2013年首個28nm 80G～100G ADC/ DAC IP也將誕生，成為推動100/400G網(wǎng)絡(luò)商用的重要力量。

在消費(fèi)市場，富士通半導(dǎo)體的世界上第一個采用28nm HPL(高性能低功耗)工藝的LTE/3G/2G 基帶LSI，用于手機(jī)。由于特別使用了富士通半導(dǎo)體開發(fā)的低功耗methodology，使其降低了30%的動態(tài)功耗。在設(shè)計方面，此基帶LSI還采用了富士通半導(dǎo)體的一系列的IP，包括ARM Cortex、DigRFV3、V4、HSIC、USB2.0…

富士通半導(dǎo)體的SPARC CPU在國際上高性能計算領(lǐng)域很有代表性。SPARC64 X是與ORACLE合作開發(fā)的第10代處理器，含有16個內(nèi)核的多核多線程處理器，是屬于世界領(lǐng)先的。

圖6. 富士通半導(dǎo)體的28nm技術(shù)目標(biāo)市場。

隨著中國設(shè)計能力的提升，這些目前還很先進(jìn)的技術(shù)在國內(nèi)的需求越來越大，如圖6所示為富士通半導(dǎo)體的28nm技術(shù)目標(biāo)市場。“我們看到了這種需求，所以通過本屆CICE展會和技術(shù)論壇展示這些有代表性的成功案例，希望富士通半導(dǎo)體的ASIC設(shè)計服務(wù)能夠助力中國高端SoC設(shè)計的夢想照進(jìn)現(xiàn)實。” 陳博宇最后總結(jié)。