Sidense采用16nm工藝成功演示1T-OTP的讀寫能力

和20納米標準晶體管比較，3D 16納米 FinFET具有更高性能、更低動態(tài)功耗，更小晶體管體積等優(yōu)點。近日，Sidense公司就采用16納米CMOS FinFET工藝技術制造的測試芯片，成功演示了1T-OTP位單元架構的讀寫能力。

Sidense創(chuàng)始人、首席技術官Wlodek Kurjanowicz表示："Sidense的嵌入式一次性可編程存儲器宏業(yè)已被授權給客戶用于從0.18微米向下至28納米的設計，同時也被證明適用于20納米工藝技術。我們的分離通道1T-OTP宏被設計成隨著采用更小的工藝技術而具有更高的可擴展性?？吹轿覀兊睦碚撛谥T如FinFET這樣的新晶體管架構中得到驗證，我們感到非常高興。"

與20納米標準晶體管相比，三維16納米FinFET架構的性能、功耗、體積等方面有極大優(yōu)勢，而前者的優(yōu)勢在于能讓設計師在一塊芯片上實現(xiàn)更多的功能。更為重要的是，F(xiàn)inFET架構消除了短通道效應及隨之而來的高泄漏電流，這兩個因素妨礙傳統(tǒng)平面晶體管器件的可擴展性。由于擁有這些屬性，利用FinFET架構設計的器件對那些要求高性能和最小功耗的細分市場(如移動計算、通信和物聯(lián)網(wǎng)上的高端處理器節(jié)點)具有很大的吸引力。

采用16納米工藝技術的初步測試結果證實位單元工作正常，編程電壓與28納米的Sidense 1T-OTP差不多，且泄漏電流只有十分之一。編程位單元特性與20納米和28納米位單元相比一樣好甚至更好，具有卓越的后烘烤位單元穩(wěn)定性，并且已編程單元和未編程單元之間有非常大的余量。

臺積電(TSMC)設計基礎設施營銷部高級總監(jiān)Suk Lee表示："臺積電的16納米技術憑借增強的速度性能和降低的功耗，是移動設備芯片設計的首選。非易失性存儲器現(xiàn)在和將來仍是移動設備的關鍵部件。采用這種工藝技術的Sidense一次性可編程器件取得良好的初步測試結果令人鼓舞。"