Synopsys與TSMC共同開發(fā)12nm FinFET制程的接口、模擬及基礎(chǔ)IP

 新思科技近日宣布：與臺灣集成電路制造股份有限公司(TSMC)共同開發(fā)用于TSMC 12FFC制程的DesignWare®接口、模擬及基礎(chǔ)IP。通過為TSMC最新的低功耗制程提供更廣泛的IP組合，新思科技協(xié)助設(shè)計人員，靈活運用該新制程在低漏電及較小面積上的操作優(yōu)勢。新思科技與TSMC在先進(jìn)制程技術(shù)的IP開發(fā)上，擁有超過二十年的合作經(jīng)驗，現(xiàn)階段已開發(fā)出可支持7nm制程技術(shù)的強大IP組合。新思科技針對TSMC 12FFC制程開發(fā)的DesignWare® IP，能讓設(shè)計人員加速進(jìn)行SoC的開發(fā)，其內(nèi)容包含邏輯庫(logic libraries)、嵌入式內(nèi)存、嵌入式測試及修復(fù)、USB 3.1/3.0/2.0、USB-C 3.1/顯示器端口1.3、DDR4/3、LPDDR4X、PCI Express® 4.0/3.1/2.1、SATA 6G、HDMI 2.0、MIPI M-PHY和D-PHY以及數(shù)據(jù)轉(zhuǎn)換器IP。

TSMC設(shè)計基礎(chǔ)架構(gòu)營銷事業(yè)部資深經(jīng)理Suk Lee表示：“多年以來，TSMC與新思科技在TSMC先進(jìn)FinFET制程方面，共同為設(shè)計人員提供最高質(zhì)量的IP全方面組合。而在最新的TSMC 12FFC制程上，新思科技開發(fā)的IP解決方案也可有效協(xié)助設(shè)計人員改善SoC漏電狀況，同時降低整體成本。”

新思科技IP營銷副總裁John Koeter指出：“隨著芯片設(shè)計不斷加入更多精密的功能，我們的客戶需要在SoC性能、功耗及面積方面提出更嚴(yán)格的要求。我們與TSMC緊密合作，針對TSMC 12FFC制程共同開發(fā)了大量IP，確保設(shè)計人員能及時獲得最高質(zhì)量的IP解決方案，以達(dá)成設(shè)計目標(biāo)，加快產(chǎn)品上市。”

上市日程

用于TSMC 12FFC制程的DesignWare IP(包含USB 2.0/3.0/3.1/Type-C、顯示端口、PCI Express 4.0/3.0/2.0、SATA 6G、MIPI D-PHY/M-PHY、25G以太網(wǎng)、HDMI 2.0、DDR4/3和LPDDR4X以及12位數(shù)據(jù)轉(zhuǎn)換器)預(yù)計于今年第三季上市。