科學(xué)家首次研制成功單電子半加器

據(jù)物理學(xué)家組織網(wǎng)11月21日?qǐng)?bào)道，研究人員一直在努力降低硅基計(jì)算組件的尺度，以滿足日益增長(zhǎng)的小規(guī)模、低能耗計(jì)算需求。這些元件包括晶體管和邏輯電路，它們都被用于通過(guò)控制電壓來(lái)處理電子設(shè)備內(nèi)的數(shù)據(jù)。在一項(xiàng)新研究中，韓國(guó)、日本和英國(guó)科學(xué)家組成的科研小組僅用5個(gè)晶體管就制造出一個(gè)半加器，它是所有邏輯電路中最小的一種。這也是首次成功制成基于單電子的半加器(HA)。相關(guān)研究報(bào)告發(fā)表在最新一期《應(yīng)用物理快報(bào)》上。

研究人員稱，單電子半加器是單電子晶體管多值邏輯電路家族中最小的運(yùn)算模塊，所有的邏輯電路都由眾多半加器組合而成。半加器電路是指對(duì)兩個(gè)輸入數(shù)據(jù)位進(jìn)行加法，輸出一個(gè)結(jié)果位和進(jìn)位，不產(chǎn)生進(jìn)位輸入，是實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)的加法運(yùn)算電路。由于具備尺寸小、能耗低和運(yùn)行速度快等優(yōu)勢(shì)，半加器邏輯單元有望成為下一代太比特級(jí)別的納米電子設(shè)備，其也將應(yīng)用于計(jì)算機(jī)和移動(dòng)設(shè)備的存儲(chǔ)器和中央處理器中。此外，半加器還具有兩個(gè)附加的功能：多值和靈活，因而單電子半加器單元將為超高密度和低能耗的超大規(guī)模集成提供基礎(chǔ)，這也是未來(lái)小型移動(dòng)IT系統(tǒng)所面臨的最關(guān)鍵問(wèn)題之一。

制造一個(gè)傳統(tǒng)的CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)半加器，至少需要20個(gè)場(chǎng)效應(yīng)晶體管;而單電子半加器采用了新的單電子晶體管結(jié)構(gòu)，內(nèi)含兩個(gè)對(duì)稱的側(cè)柵極，因此科學(xué)家僅用3個(gè)單電子晶體管和2個(gè)場(chǎng)效應(yīng)晶體管就制造出了一個(gè)半加器。另外，CMOS半加器采用的是二進(jìn)制模式，也就是基于0和1運(yùn)行;而單電子半加器為多值和靈活模式，能有效提升集成的密度。但這種半加器需在制造中令3個(gè)單電子晶體管在庫(kù)倫振蕩中處于同一相位，這就需要十分復(fù)雜的納米制造過(guò)程給予支持，因此單電子半加器此前的制造一直停滯不前。此外，科研人員還證明了只要簡(jiǎn)單地改變單電子晶體管的控制柵，就能將半加器模式轉(zhuǎn)換成減法運(yùn)算模式。在減法模式中，加法及進(jìn)位功能將變成不同的借用功能。

雖然目前這一技術(shù)仍需在10K(零下263.15攝氏度)的低溫情況下運(yùn)行，但科研人員對(duì)未來(lái)依舊充滿信心，他們目前已成功制成了室溫下可運(yùn)行的硅單電子晶體管復(fù)合開(kāi)關(guān)。而以這些晶體管作為基礎(chǔ)元件，將為實(shí)現(xiàn)室溫下可運(yùn)行的單電子多值半加器帶來(lái)新的希望。