FinFET新工藝下的老問題，芯片可靠性如何保證？

 隨著更先進(jìn)工藝的芯片陸續(xù)進(jìn)入工業(yè)和汽車領(lǐng)域應(yīng)用，芯片制造商們正在努力解決新工藝下的先進(jìn)芯片的可靠性問題，諸如EOS，ESD以及其他一些與電力相關(guān)的問題，由于汽車和工業(yè)部門對(duì)電路的可靠性有著非常嚴(yán)格的要求，制造商必須重新審視先進(jìn)工藝制造的芯片潛在的有可能影響器件長(zhǎng)期使用可靠性的諸多因素。

新工藝下的老問題

新工藝下的先進(jìn)芯片，如FinFET，面臨的許多可靠性問題都是老問題。例如電氣過應(yīng)力(EOS)、靜電釋放(ESD)和電遷移(EM)等等，我們?cè)谠O(shè)計(jì)這些電路使用EDA工具時(shí)常常會(huì)碰到這些提示。但隨著芯片的復(fù)雜度和密度的增長(zhǎng)， 某些因素使它們成為更大的問題。首先，面對(duì)汽車和工業(yè)市場(chǎng)的芯片開發(fā)有些需要研發(fā)10到15年，第二，由于芯片本身越來越復(fù)雜，所以汽車制造商和汽車零部件供應(yīng)商現(xiàn)在需要的是比其他市場(chǎng)更多的分散性。“以前，模擬模塊很小，芯片規(guī)模也很小，你只要運(yùn)行幾個(gè)SPICE仿真就可以O(shè)K了，”ANSYS的首席工程師Joao Geada指出，“但當(dāng)設(shè)計(jì)的芯片含有數(shù)億個(gè)晶體管規(guī)模時(shí)，這可不是一個(gè)簡(jiǎn)單的問題了!”

同樣，過去拓?fù)錂z查工具對(duì)EOS的分析是十分有效的，“一個(gè)拓?fù)錂z查工具只要看到一個(gè)特定晶體管的柵以及追溯到哪一條路徑有高壓信號(hào)，完全不用考慮這條路徑和柵的形狀，”Geada說。“這并不能真正解決像電壓調(diào)節(jié)器或諸如此類的當(dāng)人們使用這些芯片時(shí)帶來的各種招數(shù)。拓?fù)涔ぞ邔?duì)于較小的設(shè)計(jì)是一個(gè)可行的策略。但是今天它就成了一個(gè)嚴(yán)重的問題。今天的工藝技術(shù)基于仿真的方法是需要給設(shè)計(jì)者一個(gè)答案，來效仿實(shí)際工作時(shí)的芯片行為。”

特別是一些特定市場(chǎng)，“當(dāng)你面對(duì)的是手機(jī)或一次性電子產(chǎn)品時(shí)，即使有幾次失誤，我們也許可以原諒它，但是當(dāng)你面對(duì)的是工業(yè)電子、工業(yè)品、汽車或航空電子，這些問題出現(xiàn)就會(huì)是要命的事。可靠性背后的隱情是每個(gè)產(chǎn)品都有一個(gè)預(yù)期壽命，不能有一個(gè)不明原因的故障，所以今天來看這些問題，我們覺得突然間可靠性變得越來越重要了。過去可靠性的空間是一種隔離，以更小的設(shè)計(jì)和更大的幾何尺寸并可以用最基礎(chǔ)的方法分析。但一個(gè)ADAS系統(tǒng)擁有數(shù)以百計(jì)的ECU和非常復(fù)雜的電子分析實(shí)時(shí)視頻流，而這一切都需要實(shí)時(shí)解析，它基本上就是一臺(tái)裝在汽車?yán)锏某?jí)計(jì)算機(jī)。這種規(guī)模的電路系統(tǒng)不能用我們現(xiàn)在的分析方法來處理。另一方面由于產(chǎn)品設(shè)計(jì)周期越來越短，必須有一個(gè)更正式、更嚴(yán)謹(jǐn)?shù)姆桨竵硖幚怼?rdquo;

對(duì)于這些用于安全應(yīng)用領(lǐng)域的芯片，如汽車電子，需要有更完美的設(shè)計(jì)。“這不再是一個(gè)簡(jiǎn)單的選項(xiàng)，也不能簡(jiǎn)單的認(rèn)為它只要在測(cè)試機(jī)上工作的很好就可以了。你必須知道它將在所有可能的使用場(chǎng)景下工作，因此需要關(guān)乎到所有可靠性的系統(tǒng)都要按照靜態(tài)時(shí)序分析的那樣來工作，這是一種形式上正確的方式，可以保證在應(yīng)用領(lǐng)域不出現(xiàn)某些不希望的矢量，或者當(dāng)系統(tǒng)中出現(xiàn)一種矢量引起不應(yīng)有的事件導(dǎo)致芯片損壞，”Geada補(bǔ)充道。

EOS是這些可靠性問題的核心。如果太高的電壓施加在柵極上，它將擊穿介電薄膜，特別是在先進(jìn)的節(jié)點(diǎn)工藝下的芯片(膜更薄)，從而摧毀晶體管。在大多數(shù)情況下，只要一個(gè)EOS事件發(fā)生，芯片就會(huì)失效。

圖1、筆記本電腦芯片電氣過應(yīng)力的結(jié)果，過熱造成了塑料外殼的融化

EOS一般是由設(shè)計(jì)不當(dāng)或意外的輸入波形集造成，使柵極經(jīng)受了比它能經(jīng)受的更高的電壓。典型的情況是，連續(xù)長(zhǎng)時(shí)間的一個(gè)微小電壓就足以發(fā)生EOS。“大多數(shù)情況下，我們擔(dān)心的是1伏上下的電壓，但是它們會(huì)堅(jiān)持足夠長(zhǎng)的時(shí)間來摧毀電介質(zhì)，”Geada說。“電介質(zhì)基本上是1個(gè)或2個(gè)分子厚，所以他們沒有經(jīng)得起長(zhǎng)時(shí)間電應(yīng)力的能力。”

與此相反，ESD通常更多的是由外部事件引起。一個(gè)人走在地毯上可以創(chuàng)建靜態(tài)電荷，在高電壓下快速釋放。這好比芯片遭到雷擊，它需要接地保護(hù)，就像建筑物上的避雷針一樣。當(dāng)ESD發(fā)生時(shí)，芯片將超出設(shè)計(jì)所允許的工作范圍。“客戶一直在要求他們的代工廠，或其自己的建模團(tuán)隊(duì)，模擬這些器件在擊穿時(shí)的行為模式，”Mentor的產(chǎn)品市場(chǎng)經(jīng)理Matt Hogan說。“用晶體管或二極管可以建立一個(gè)小信號(hào)模型，這就是用于SPICE模擬的模型。”

通常有一個(gè)專門的團(tuán)隊(duì)負(fù)責(zé)做這種亞閾值分析，這需要在建立一個(gè)電流電壓特性波形基礎(chǔ)上。“在我們學(xué)習(xí)電子學(xué)和晶體管原理時(shí)，我們知道在底部要遠(yuǎn)離這個(gè)非線性區(qū)域，這就是亞閾值區(qū)，也是每個(gè)設(shè)計(jì)師都在試圖設(shè)計(jì)超低功耗和異步設(shè)計(jì)的區(qū)域，”Hogan說。“在該曲線的另一端是ESD事件發(fā)生的區(qū)域，你需要投入更多的精力在這個(gè)器件上，使它的尺寸足夠大以便能夠存活。更有可能的是，當(dāng)ESD器件失時(shí)還能夠保留電路的其余部分正常工作。”

EOS需要從晶體管的視角去理解應(yīng)力被施加在柵氧化層上可能發(fā)生的情況，他說，“如果一個(gè)小的晶體管在1.8伏時(shí)關(guān)閉，晶體管的襯底連接到3.3伏，你會(huì)得到一個(gè)氧化層擊穿裝置，因?yàn)檠趸瘜颖唤拥揭粋€(gè)高于你實(shí)際用到的開關(guān)電壓。它不是立即失效，它會(huì)隨著時(shí)間的推移慢慢失效。我們可以用SPICE模擬這種微妙的可靠性失效模式，但要注意輸入正確的矢量激勵(lì)電路和電源，并確保你能在波形中尋找出細(xì)微的差別。”

圖2、連接到兩個(gè)不同的VCCs的晶體管由于氧化層擊穿導(dǎo)致的長(zhǎng)期功能退化和可靠性問題

完全依靠傳統(tǒng)的驗(yàn)證技術(shù)利用SPICE模擬去找出正確的矢量，這是非常具有挑戰(zhàn)性的，“我們甚至不考慮計(jì)算時(shí)間，”Hogan說。“假如有50億個(gè)晶體管，我們必須要找出哪一個(gè)晶體管的體電位是錯(cuò)的。還有一個(gè)例子是當(dāng)我有個(gè)IP，內(nèi)部工作電壓是1.8伏，它連接到另一個(gè)1.8伏特的電源域，它們不是一個(gè)電源域。在這兩個(gè)電源域里，是按照正確的時(shí)序還是錯(cuò)誤的時(shí)序接通和關(guān)閉電源模塊?我們要花多長(zhǎng)的模擬時(shí)間才能得到正確的矢量，來顯示這個(gè)IP有兩個(gè)不同的電源域在驅(qū)動(dòng)或訪問它。要想從SPICE仿真的角度來分析確實(shí)是一個(gè)挑戰(zhàn)。

FinFET的影響

EOS問題在FinFET的設(shè)計(jì)里會(huì)變得更加糟糕，因?yàn)樗拈L(zhǎng)鰭是和襯底的結(jié)相接觸。“這里面會(huì)產(chǎn)生許多熱電阻，”Cadence的IP高級(jí)設(shè)計(jì)師David Burnell說。“任何電壓的漂移都會(huì)引起相同的熱量，這些晶體管產(chǎn)生的熱量蓄積起來從而導(dǎo)致溫度更高，過高的溫度使FinFET器件更脆弱，因?yàn)镕inFET結(jié)構(gòu)的導(dǎo)線更細(xì)微、結(jié)深更淺，柵氧化層也更薄。”

這給可靠性帶來了挑戰(zhàn)，而這又需要更多的仿真技術(shù)。對(duì)EOS來說，還要求工程師用SPICE做一個(gè)徹底的仿真，“我們?cè)O(shè)定了DC和瞬態(tài)模擬的電壓等級(jí)， 如果在任何一個(gè)器件里有兩個(gè)電壓超過這個(gè)限值，我們可以看看情況有多糟糕，盡管這是一種比較粗糙的監(jiān)控。” Burnell說。如果EOS不是災(zāi)難性的，它也會(huì)加速老化，并會(huì)導(dǎo)致自熱。這不完全是新的概念，而且這些影響現(xiàn)在還包括在我們的角模擬(corner simulation)當(dāng)中。但是要想全部抓取到它們是不容易的。

“我們擔(dān)心的是加速了熱載流子老化和NBTI (負(fù)偏壓溫度不穩(wěn)定性) 老化，因?yàn)檫@些老化機(jī)制的運(yùn)行速度大大超過了電應(yīng)力的速度，”Burnell指出。“我們必須把它們完全集成到所有的瞬態(tài)模擬程序中。我們擔(dān)心如果一些器件長(zhǎng)期在一個(gè)模式下工作，萬一要翻轉(zhuǎn)狀態(tài)，它還能工作嗎?因?yàn)槊總€(gè)器件的老化率是不同的。為了增加器件的可靠性，現(xiàn)在的老化模型提供了可供選擇的最壞條件下的幾種老化情況：從(1/1000)個(gè)器件、(10/百萬)個(gè)器件到(1/百萬)個(gè)器件。所有這些都正在獲得更多的定義，也更難實(shí)現(xiàn)。當(dāng)我們走進(jìn)汽車行業(yè)，他們需要對(duì)器件提出更多的可靠性保證。他們希望得到所有可能在芯片上發(fā)生的所有各種不同的失效機(jī)理。除了老化，第一位的就是電遷移(electromigration)。之前，我們可以確保所有導(dǎo)線在一定的電流密度下工作在110攝氏度，某些可以工作在更高的溫度范圍?，F(xiàn)在我們不僅要確定這些，還必須確定某節(jié)金屬的局部溫度。甚至汽車制造商希望我們能夠確定我們?cè)O(shè)計(jì)的每一部分金屬的失效率(FIT: Failure in time)。”

時(shí)至今日，還沒有一個(gè)單一的工具或解決方案可以分析解決EOS、ESD和老化率等可靠性指標(biāo)。由于汽車OEMs和零部件供應(yīng)商不斷增長(zhǎng)的需求，這些很可能在不久的將來會(huì)實(shí)現(xiàn)自動(dòng)化的解決方案。

到那時(shí)，Burnell認(rèn)為應(yīng)該從ESD開始應(yīng)用。“從ESD起步，有許多設(shè)備可以做這個(gè)。他們確保你可以連接到內(nèi)部的任何一個(gè)地方，你可以點(diǎn)對(duì)點(diǎn)的測(cè)量初級(jí)二極管和鉗位二極管之間的電阻，以及深入到那些你希望減小或處理的產(chǎn)生高電壓的地方，都讓你游刃有余。這是一個(gè)廣泛“自我搜索”過程。電路的保護(hù)電路可以避免尖脈沖瞬態(tài)信號(hào)進(jìn)入電路內(nèi)部，這是一個(gè)單獨(dú)的設(shè)備。如果你想做電遷移的失效率(FITs)，需要給這個(gè)設(shè)備做某些擴(kuò)展，結(jié)合其他EM工具，還需要SPICE的輸入以確定局部溫度。”

汽車工程團(tuán)隊(duì)通常希望在一個(gè)更高的層級(jí)做瞬態(tài)模擬。這就需要好的工具集成，如果哪里超過了閾值，工程師可以確定每個(gè)元件的電流，把它們疊加起來，計(jì)算整個(gè)設(shè)計(jì)的失效率。

“下一代的可靠性技術(shù)是進(jìn)入到柵極氧化層以觀察其完整性，”Burnell說。“我們不用擔(dān)心，以前的約定是只要芯片內(nèi)核的VDD正常，情況就是好的。但現(xiàn)在我們要關(guān)心的是NBTI和HCI(熱載流子注入)，還要關(guān)心非常薄的柵氧化層老化問題。隨著工作電壓值的大大下降，超出電壓允許范圍之外的概率是非常高的。設(shè)計(jì)師現(xiàn)在設(shè)計(jì)的電路速度越來越快，F(xiàn)inFET的額定工作電壓.75并不尋常，但有很多的機(jī)會(huì)是.85的過渡驅(qū)動(dòng)。這意味著增加任何電源開關(guān)時(shí)，當(dāng)電壓超過1.2到1.4的范圍，柵氧化層完整性就會(huì)改變。”

結(jié)論

可以肯定的是，汽車行業(yè)為電子產(chǎn)品開辟了新的機(jī)會(huì)。但是它不是普通的業(yè)務(wù)。“真的要注意細(xì)節(jié)，因?yàn)樵谶@些設(shè)計(jì)里有這么多的晶體管，還有很多推力使晶體管關(guān)閉的更快，以及使用了很多重用IP，這些都會(huì)對(duì)可靠性帶來影響，”Mentor的Hogan說。

從功耗和應(yīng)用的角度來看，已經(jīng)有很多論文討論了如何確保給予器件正確的偏置。這里的挑戰(zhàn)是如何避免正向偏置的二極管，當(dāng)電路被關(guān)閉時(shí)漏電流會(huì)大大增加。這只是諸多問題中的一個(gè)。晶體管有很多微妙的操做，取決于他們是如何配置和工作的。這些都需要從系統(tǒng)的角度來理解如何權(quán)衡電氣過載問題，并確保器件保持在預(yù)定的設(shè)計(jì)限制內(nèi)工作，以避免其失效。