信號(hào)完整性系列之“串?dāng)_”

時(shí)間：2021-07-17 11:03:32

關(guān)鍵字：串?dāng)_ FEXT NEXT 信號(hào)完整性

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]本文主要介紹串?dāng)_的概念，及其FEXT、NEXT等，以及串?dāng)_的消除措施。

本文主要介紹串?dāng)_的概念，及其FEXT、NEXT等，以及串?dāng)_的消除措施。
串?dāng)_
串?dāng)_是指當(dāng)信號(hào)在傳輸線上傳播時(shí)，因電磁耦合對(duì)相鄰的傳輸線產(chǎn)生的不期望的電壓噪聲干擾。這種干擾是由于兩條信號(hào)線間的耦合，即信號(hào)線之間互感和互容耦合引起的。容性耦合（當(dāng)干擾源產(chǎn)生的干擾是以電壓形式出現(xiàn)時(shí)，干擾源與信號(hào)電路之間就存在容性（電場(chǎng)）耦合，這時(shí)干擾電壓線電容耦合到信號(hào)電路，形成干擾源）引發(fā)耦合電流，而感性耦合（當(dāng)干擾源是以電流形式出現(xiàn)的，此電流所產(chǎn)生的磁場(chǎng)通過(guò)互感耦合對(duì)鄰近信號(hào)形成干擾）則產(chǎn)生耦合電壓。由于自身的邏輯電平發(fā)生變化，對(duì)其他信號(hào)產(chǎn)生影響的信號(hào)線稱為“攻擊線”（Aggressor），即干擾線。受到影響而導(dǎo)致自身邏輯電平發(fā)生異常的信號(hào)連線我們稱為“受害線”（Victim），即被干擾線。串?dāng)_噪聲從干擾對(duì)象上通過(guò)交叉耦合到被干擾對(duì)象上，表現(xiàn)為在一根信號(hào)線上有信號(hào)通過(guò)時(shí)，在PCB板上與之相鄰的信號(hào)線上就會(huì)感應(yīng)出相關(guān)的信號(hào)。

串?dāng)_由一條線到另一條線的能量耦合的方式主要分為電場(chǎng)（electric field）和磁場(chǎng)（magnetic field）。由于走線之間存在著互容（Mutual capacitance）和互感（Mutual inductance），一條走線上的AC信號(hào)便會(huì)從這些分布的互容和互感傳遞到另一根被干擾線（victim net）上。串?dāng)_可分為容性耦合串?dāng)_和感性耦合串?dāng)_兩類。

靜態(tài)網(wǎng)絡(luò)靠近干擾源一端的串?dāng)_稱為近端串?dāng)_(也稱后向串?dāng)_NEXT)，而遠(yuǎn)離干擾源一端的串?dāng)_稱為遠(yuǎn)端串?dāng)_(或稱前向串?dāng)_FEXT)。

當(dāng)干擾源狀態(tài)變化時(shí)，會(huì)在被干擾對(duì)象上產(chǎn)生一串?dāng)_脈沖，在高速系統(tǒng)中，這種現(xiàn)象很普遍。通常，依賴于干擾源和被干擾源上信號(hào)的跳變，被干擾線上產(chǎn)生四種類型的影響：正的短時(shí)脈沖，負(fù)的短時(shí)脈沖，上升時(shí)延，下降時(shí)延，如下圖所示：

串?dāng)_的來(lái)源
當(dāng)信號(hào)沿著傳輸線傳播時(shí)，在信號(hào)路徑與返回路徑之間存在電場(chǎng)和磁場(chǎng)。這些場(chǎng)的分布不僅僅限于信號(hào)和返回路徑之間的空間內(nèi)，而是在周圍空間延伸。我們把這些延伸出去的場(chǎng)稱為邊緣場(chǎng)。如果將兩導(dǎo)線的間距加大，可看到邊緣場(chǎng)的強(qiáng)度大大減弱。

第2根線處在邊緣場(chǎng)的附近時(shí)，就有過(guò)多的耦合和串?dāng)_。歸根結(jié)底，邊緣場(chǎng)是引起串?dāng)_的根本原因。減小串?dāng)_最重要的方法就是使網(wǎng)絡(luò)間的間距足夠遠(yuǎn)，使其邊緣場(chǎng)降低到可以接受的范圍。
在系統(tǒng)中的每?jī)蓚€(gè)網(wǎng)絡(luò)之間，總會(huì)有邊緣場(chǎng)產(chǎn)生的電感耦合和電容耦合。我們把耦合電感和耦合電容分別叫做互感和互容。
串?dāng)_的消除

解決容性串?dāng)_，主要加大線間距，在PCB上的布線要遵循3W原則，即兩個(gè)傳輸線的線中心之間的距離要大于3倍的傳輸線的線寬。對(duì)系統(tǒng)中關(guān)鍵傳輸線，可以改用差分線傳輸以減少其它傳輸線對(duì)它的串?dāng)_；也可以對(duì)關(guān)鍵線的中間加地線保護(hù)以減少串?dāng)_。
解決感性串?dāng)_，主要減小回路面積，減小互感。例如，在芯片的電源的去耦電容，通過(guò)電容提供回流通道，可以減少回路面積，減小互感。
盡可能地減少相鄰傳輸線間的平行距離（累積的平行距離），最好在不同層間走線，相鄰兩層的信號(hào)層（中間沒(méi)有平面層隔離）走線方向應(yīng)該相互正交，以減少層間的串?dāng)_。
在保證傳輸線特征阻抗的同時(shí)，使布線層與參考平面（電源平面或地平面）間的介質(zhì)層盡可能的薄，這樣就加大了傳輸線與參考平面間的耦合度，從而減少相鄰傳輸線間的耦合。
在保證信號(hào)時(shí)序的情況下，盡可能選擇轉(zhuǎn)換速度低的元器件，這樣電場(chǎng)與磁場(chǎng)的變化速度慢一點(diǎn)，從而降低串?dāng)_。由于信號(hào)上升時(shí)間是造成SI 問(wèn)題的主要原因，所以在滿足系統(tǒng)設(shè)計(jì)指標(biāo)的情況下，應(yīng)該盡可能選取信號(hào)上升沿較慢的器件。
可能的話，盡量少在表層走線，走帶狀線或嵌入式微帶線，因?yàn)楸韺泳€的電場(chǎng)耦合比中間層的要強(qiáng)（表層線只有一個(gè)參考平面），內(nèi)層走線可以消除傳播速度的變化。