Multitest歐洲3D TSV峰會重點關(guān)注3D封裝芯片

摘要：  Multitest公司將在歐洲3D TSV峰會上(格勒諾布爾——2013年1月22-23日)發(fā)表論文主題演講。報告將重點關(guān)注3D封裝芯片的質(zhì)量與測試相關(guān)問題。

關(guān)鍵字：  Multitest，  3DTSV峰會，  3D封裝芯片

面向世界各地的集成元件制造商(IDM)和最終測試分包商，設(shè)計和制造最終測試分選機、測試座和負載板的領(lǐng)先廠商Multitest公司，將在歐洲3D TSV峰會上(格勒諾布爾——2013年1月22-23日)發(fā)表論文主題演講。

報告將重點關(guān)注3D封裝芯片的質(zhì)量與測試相關(guān)問題。與單一芯片技術(shù)相比，堆疊式芯片存在更大的故障風(fēng)險。故障可以發(fā)生在芯片本身，但除此之外，亦可能發(fā)生在內(nèi)插器、疊片和連接中。堆疊中的不良部件將損壞優(yōu)良部件。最壞情況將在功能失常的堆疊上面添加像內(nèi)存之類的高成本部件。KGD概念僅可部分解決這一問題。高級封裝工藝不僅需要整個供應(yīng)鏈的總可靠性，而且亦需要高級模式來降低由封裝工藝本身所致的無收益產(chǎn)出風(fēng)險。

在傳統(tǒng)的半導(dǎo)體生產(chǎn)中，部件測試(適于KGD)以及裝運之前最終功能QA的最終測試足以確保質(zhì)量乃至成本效率。像3D之類的高級封裝方法不限于此。該論文將探討分布式測試流程的方法，它特別在封裝工藝方面，對測試成本和非測試成本進行了對比。它也重點闡述分布式測試戰(zhàn)略的機遇和挑戰(zhàn)，同時分析不同測試分布的最佳模式以及特定設(shè)備要求。

該領(lǐng)域首屆峰會的主題是“在通向TSV生產(chǎn)的征途中”(On the Road towards TSV Manufacturing)，這是一個關(guān)鍵議題，因為隨著業(yè)界持續(xù)追求在日益縮小的硅片“空間”中增加功能，設(shè)備設(shè)計師和制造商逐漸地跨到第三維度。

歐洲3D TSV峰會將討論全部3D技術(shù)和研發(fā)流程，因為有業(yè)內(nèi)領(lǐng)先公司參會，與會者既可欣賞到初始樣機，亦可了解批量生產(chǎn)。會議也將探討3D TSV的商業(yè)相關(guān)方面。