中芯國(guó)際采用低功耗Silicon Realization技術(shù)構(gòu)建其65納米參考流程

【導(dǎo)讀】全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence 設(shè)計(jì)系統(tǒng)公司，今天宣布中國(guó)最大的半導(dǎo)體晶圓廠中芯國(guó)際集成電路制造有限公司（中芯國(guó)際），已經(jīng)將CadenceR Silicon Realization 產(chǎn)品作為其65納米參考流程4.1版本（Reference Flow 4.1）可制造性設(shè)計(jì)（DFM）以及低功耗技術(shù)的核心。以 Cadence Encounter Digital Implementation Sy

中國(guó)領(lǐng)先的晶圓廠表示通過(guò)Cadence 的Silicon Realization 技術(shù)大幅提高了生產(chǎn)力

全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence 設(shè)計(jì)系統(tǒng)公司，今天宣布中國(guó)最大的半導(dǎo)體晶圓廠中芯國(guó)際集成電路制造有限公司（中芯國(guó)際），已經(jīng)將CadenceR Silicon Realization 產(chǎn)品作為其65納米參考流程4.1版本（Reference Flow 4.1）可制造性設(shè)計(jì)（DFM）以及低功耗技術(shù)的核心。以 Cadence Encounter Digital Implementation System 為基礎(chǔ)，兩家公司合作為65納米系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)提供了一個(gè)完整的端到端的 Silicon Realization 流程。

經(jīng)過(guò)嚴(yán)格評(píng)估，中芯國(guó)際選擇了 Cadence Silicon Realization 產(chǎn)品，基于其強(qiáng)大的層次化流程 (hierarchical flow)，應(yīng)用于大規(guī)模和高質(zhì)量的設(shè)計(jì)。中芯國(guó)際認(rèn)為此緊湊結(jié)合了功能性、物理和電氣領(lǐng)域的整合流程，可用于評(píng)估、邏輯設(shè)計(jì)、驗(yàn)證、物理實(shí)現(xiàn)與設(shè)計(jì)內(nèi)簽收，并大大提高設(shè)計(jì)師的效率、易用性， 及獲得更具確定性的結(jié)果 (deterministic results)。

中芯國(guó)際流程中包含的 Cadence Silicon Realization 技術(shù)包括 IncisiveR Enterprise Simulator、 EncounterR RTL Compiler、 Encounter Test、 Encounter ConformalR Low Power、 Encounter Conformal Equivalence Checker、 Encounter Digital Implementation System、 QRC Extraction、 Encounter Timing System、 Encounter Power System、 Litho Physical Analyzer、 Litho Electrical Analyzer、 Cadence CMP Predictor 和 AssuraR Physical Verification。

“我們的共同客戶將會(huì)從 Cadence 對(duì)參考流程4.1的貢獻(xiàn)中大大獲益，它解決了在65納米節(jié)點(diǎn)上遇到的兩個(gè)重要問(wèn)題，設(shè)計(jì)的余量和良率（design margins and yields）”中芯國(guó)際設(shè)計(jì)服務(wù)部資深總監(jiān)朱敏說(shuō)?！叭鎽?yīng)用端到端 Cadence Silicon Realization 流程進(jìn)行數(shù)字設(shè)計(jì)、驗(yàn)證與實(shí)現(xiàn)，結(jié)合我們的參考流程，將會(huì)讓我們的客戶達(dá)到更高的效率、生產(chǎn)力以及提高芯片的質(zhì)量，縮短上市時(shí)間。”

Cadence 最近公布了一款全新的全盤(pán)式 Silicon Realization 方法，芯片開(kāi)發(fā)不再是傳統(tǒng)的單點(diǎn)工具拼貼，而是采用流線化的端到端綜合技術(shù)、工具與方法學(xué)。這種新方法著重于提供能確保達(dá)成 Silicon Realization 的產(chǎn)品和技術(shù)所需的三個(gè)條件：統(tǒng)一的設(shè)計(jì)意圖、提取(abstraction)和收斂 (convergence)。這種方法是 Cadence 公司其 EDA360 (Electronic Design Automation 360， 一個(gè)新的電子自動(dòng)化設(shè)計(jì)系統(tǒng)) 戰(zhàn)略的一個(gè)關(guān)鍵組成部分，目標(biāo)是提高生產(chǎn)力、可預(yù)測(cè)性和可盈利性，同時(shí)降低風(fēng)險(xiǎn)。

“作為中芯國(guó)際的長(zhǎng)期合作伙伴，很高興再次與他們的技術(shù)專家合作，幫助我們的共同客戶開(kāi)創(chuàng)一條 Silicon Realization 的快車道，”Cadence 產(chǎn)品管理部總監(jiān) David Desharnais 說(shuō)?！芭c領(lǐng)先的客戶和中芯國(guó)際這樣的設(shè)計(jì)鏈合作伙伴合作，是實(shí)現(xiàn) Cadence EDA360愿景的關(guān)鍵，也是實(shí)現(xiàn)更高生產(chǎn)力、可預(yù)測(cè)性和可盈利性的關(guān)鍵?！?/FONT>