ArterisIP推出Ncore 2.0 緩存一致性互連和Resilience套件 ， 助力機(jī)器學(xué)習(xí) SoC 設(shè)計(jì)

近日， 在剛剛過(guò)去的Linley Autonomous Hardware Conference 2017大會(huì)上，硅驗(yàn)證商用系統(tǒng)級(jí)芯片互聯(lián) IP 的創(chuàng)新供應(yīng)商ArterisIP 宣布推出 Ncore 2.0 緩存一致性 (Cache Coherent) 互連 IP 及可選配的Ncore Resilience 套件，用于加速和完善下一代自動(dòng)駕駛系統(tǒng)和高級(jí)駕駛輔助系統(tǒng) (ADAS) 的設(shè)計(jì)開(kāi)發(fā)。

Ncore 是一款分布式異構(gòu)緩存一致性互連IP(distributed heterogeneous cache coherent interconnect IP)，能助力 SoC 設(shè)計(jì)團(tuán)隊(duì)透過(guò)嵌入式低延遲Proxy Caches(也稱作“I/O 高速緩存”)輕松集成自定義處理單元。在神經(jīng)網(wǎng)絡(luò)機(jī)器學(xué)習(xí) SoC 中，工作負(fù)載通常被劃分到不同的處理單元上，低延遲Proxy Caches提供更高效的利用軟硬件方式在所有不同的單元間通信，性能明顯優(yōu)于固定式內(nèi)部 SRAM 或暫存器內(nèi)存。這些類型的架構(gòu)是自動(dòng)駕駛系統(tǒng)的核心。

Ncore 2.0 提供以下新功能：

· Ncore Resilience 套件(選配)–增加了硬件數(shù)據(jù)保護(hù)和智能單元重復(fù)(Unit Duplication)，以檢測(cè)和糾正系統(tǒng)故障，符合汽車(chē)行業(yè) ISO 26262 ASIL D規(guī)范

o 包括一個(gè)采用高級(jí)內(nèi)建自測(cè)試 (Built-In Self-Test, BIST) 的功能性安全控制器(Functional Safety Controller)以及故障模式、影響和診斷分析 (FMEDA) 和說(shuō)明文檔。

· 一致性內(nèi)存緩存(Coherent Memory Cache) – 可配置的一致性內(nèi)存緩存具備傳統(tǒng)Last Level Cache (LLC) 的優(yōu)勢(shì)，但是占用的芯片面積小，并能實(shí)現(xiàn)更高的靈活性。它與其他系統(tǒng)緩存集成，與這些緩存相比，它以內(nèi)存層級(jí)結(jié)構(gòu)中較低層次的內(nèi)存的形式運(yùn)行。

· 可擴(kuò)展性，最多可擴(kuò)展至16 個(gè)一致性接口– Ncore 2.0 IP支持配置更大型的系統(tǒng)，最高可達(dá) 16 個(gè)一致性群集。

“我們根據(jù)客戶的反饋設(shè)計(jì)了 Ncore 2.0 緩存一致性互連和配套的 Ncore Resilience 套件，這些客戶正在開(kāi)發(fā)全球最高效的機(jī)器學(xué)習(xí)系統(tǒng)，為未來(lái)的自動(dòng)駕駛提供技術(shù)支持，” ArterisIP的總裁兼 CEO K. Charles Janac 說(shuō)，“我們的 IP 是專門(mén)為自主硬件 SoC 設(shè)計(jì)師開(kāi)發(fā)的，可幫助他們同時(shí)滿足設(shè)計(jì)復(fù)雜性和功能性安全的嚴(yán)苛需求。”