美高森美發(fā)布Libero SoC v11.8軟件 為FPGA設(shè)計人員提供混合語言仿真和同級最佳調(diào)試功能

 致力于在功耗、安全、可靠性和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司發(fā)布Libero系統(tǒng)級芯片(SoC)軟件的 v11.8最新版本。這是一款綜合性可編程邏輯器件(FPGA)設(shè)計工具，具有混合語言仿真等重要性能改進(jìn)，還有同級最佳調(diào)試功能，以及一個全新網(wǎng)表視圖。除此以外，美高森美還提供免費(fèi)的 License，讓用戶評估美高森美基于Flash的FPGA和SoC FPGA器件。

美高森美Libero SoC設(shè)計工具包的內(nèi)容包括Mentor Graphics ModelSim Simulator，可以逐行驗證硬件描述語言(HDL)代碼。可以在任何級別進(jìn)行仿真：行為級(預(yù)綜合)、結(jié)構(gòu)級(后綜合)，以及反標(biāo)的動態(tài)仿真。易于使用的圖形用戶界面可讓用戶快速識別和調(diào)試問題。Libero SoC v11.8現(xiàn)在還包括ModelSim Microsemi Pro，可讓用戶在混合語言環(huán)境下進(jìn)行仿真，而且，相比以前的版本可以提升20%的仿真時間。

高森美公司軟件工程副總裁Jim Davis說道：“新版本Libero SoC v11.8具有顯著的改進(jìn)，其中集成的ModelSim ME Pro可以針對VHSIC硬件描述語言(VHDL)、Verilog和SystemVerilog提供混合語言的仿真支持，使得客戶能夠瞄準(zhǔn)各式各樣的IP設(shè)計，而且毋須擔(dān)心混合多種語言會出現(xiàn)問題。新版本還包括最新的SmartDebug增強(qiáng)功能，比如美高森美 FPGA獨(dú)有的FPGA硬件斷點(diǎn)(FHB)功能。FHB功能可讓用戶在設(shè)計中設(shè)置斷點(diǎn)，并按照時鐘周期步進(jìn)，這樣可以大大提高可視性，并且縮短調(diào)試時間。”

雖然斷點(diǎn)一直在嵌入式軟件中使用，但現(xiàn)在可用于支持FPGA邏輯調(diào)試功能。這可以提高FPGA設(shè)計的生產(chǎn)率、可用性和效率，從而快速推向市場，特別是在產(chǎn)品驗證階段，因為這是產(chǎn)品開發(fā)周期中耗時最長的階段。這些SmartDebug增強(qiáng)功能與現(xiàn)有調(diào)試功能互補(bǔ)，不必使用集成邏輯分析儀(ILA)，也能夠以一種新的方式來調(diào)試FPGA裝置的狀態(tài)、存儲器和串行/解串(SerDes)收發(fā)器。

美高森美Libero SoC v11.8特別適合面向航天、國防、安全、通信、數(shù)據(jù)中心、工業(yè)和汽車市場中各種應(yīng)用的FPGA設(shè)計。它還包括一系列的額外特性，比如新的網(wǎng)表視圖可以透視不同的內(nèi)部結(jié)構(gòu)，新的約束管理功能具有模塊流和輸入/輸出(I/O)咨詢器，而且其SmartTime用戶界面在運(yùn)行時間方面有20%的提高，也支持Windows 10操作系統(tǒng)。

為了使這款解決方案獲得廣泛應(yīng)用，Libero SoC v11.8還附帶新的60天免費(fèi)評估授權(quán)，可用來評估美高森美基于Flash的FPGA和SoC參考設(shè)計，以及教程和應(yīng)用指南等。為滿足客戶對美高森美易學(xué)易用的設(shè)計工具包不斷增長的需求，新的評估授權(quán)提供了一個讓客戶快速上手Libero SoC設(shè)計的簡單方法

Aberdeen的市場分析指出，到2020年約有500億個機(jī)器是聯(lián)網(wǎng)的。這些機(jī)器不但要保證安全，而且要確保在器件、設(shè)計和系統(tǒng)級的安全。憑借美高森美在安全方面的專長，Libero SoC v11.8還包括該公司的安全生產(chǎn)編程方案(SPPS)，這可以生成和注入加密密匙和配置比特流，以防止過度構(gòu)建、克隆、逆向工程、病毒代碼插入及其它安全威脅。