銅柱凸點將成為倒裝芯片封裝的主流

銅柱凸點和微焊點將改變倒裝芯片的市場和供應鏈。之所以這樣說，是因為除了移動產品用處理器和內存外，其他CMOS半導體也需要在比現(xiàn)在更小的芯片面積上實現(xiàn)更多的I/O個數(shù)以及更高的帶寬，并采取更好的散熱措施。

目前全球倒裝芯片市場規(guī)模為200億美元，以年增長率為9％計算，到2018年將達到350米億美元。在加工完成的倒裝芯片和晶圓中，銅柱凸點式封裝的年增長率將達到19％。到2014年，已形成凸點的晶圓中將有50％使用銅柱凸點，從數(shù)量上來說，銅柱凸點式封裝將占到倒裝芯片封裝市場的2/3。

這意味著銅柱凸點或微焊點將席卷倒裝芯片市場，300mm倒裝芯片和晶圓的數(shù)量在今后6年內將增加2600萬，達到現(xiàn)在的3倍——4000萬（按300mm晶圓換算）。無鉛焊錫也將取代Sn-Pb焊錫實現(xiàn)順利增長，不過需求到2015年或2016年將見頂。金球凸點和鍍金凸點方面的投資和推廣將少有進展。

2012年，電腦和筆記本電腦的邏輯芯片占了倒裝芯片封裝市場的一半以上，其次是手機和高性能計算機芯片。但是，這種情況將發(fā)生改變。因為采用28nm工藝的器件需要比焊錫凸點密度更高的連接方法，尤其是面向移動應用的應用處理器，對銅柱凸點的需求越來越高。

其次是內存。DDR4和WideI/O要實現(xiàn)高帶寬和多I/O以降低延遲和耗電量，就必須采用小間距。因為引線鍵合的寄生電容問題越來越嚴重。在比28nm更微細的工藝中，質量回流焊存在可靠性問題。因此，業(yè)內決定轉向銅柱凸點和熱壓焊。另外，3DIC和2.5D轉接板也將使用銅柱凸點。其他超越摩爾定律的應用也會因各種原因而采用銅柱凸點。比如，需要高密度的圖像傳感器以及需要采取良好散熱措施的功率器件等。

擁有平整側面和高深寬比的銅柱凸點和尺寸更小的微銅柱凸點與圓形焊錫凸點相比，更能實現(xiàn)小間距。由于柱間空間大，因此產生的噪聲減小，導電性也比焊錫高，從而能提高性能。但缺點是成本高，有幾個工藝（尤其是檢測和測試）還不成熟。另外，配置和鍵合方面需要更高的精度，還必須改善利用更高壓力的鍵合速度。但是，基本沒有可取代銅柱凸點且實用的方法。銅柱凸點非常適合大型的芯片和I/O個數(shù)多（800個以上）的芯片。

不斷擴大的需求將推動投資。現(xiàn)在銅凸點制作設備的開工率為88％。英特爾的產能最大，而代工企業(yè)和OSAT（封裝測試代工）企業(yè)現(xiàn)在也主要針對28nmCMOS進行投資。三星電子和臺積電是代工企業(yè)，安可科技和日月光半導體是OSAT企業(yè)。臺灣力成科技從2012年到2014年將向全球最尖端的凸點制作專用工廠的建設和廠內設備投資3億美元。這是為了該公司的客戶——美光科技，但也是為了支持高通這樣的無廠客戶和東芝的MEMS等芯片以外的用途。隨著供應商數(shù)量增加，銅柱凸點的供應能力也將增大。另外，或許還將催生降低成本的各種方法。

現(xiàn)在，最尖端的間距是40μm，由日月光半導體、星科金朋、臺積電及三星等提供。雖然盡量延長質量回流焊的壽命能夠降低成本，但這種情況下基板的形變就會成為與微細凸點相關的問題。40μm以后，大部分生產商為將采用先進行底部填充然后熱壓的方法來固定裸片。這種方法容易穩(wěn)定品質，但會造成高成本。減小間距的最大障礙仍是進行高速取放的設備的精度。降低倒裝芯片成本的主要方法都與占成本約35％的基板有關。由于中間工藝（再分配層和鈍化）、組裝、檢測和最終測試分別占成本的14～18％，因此降低這些工藝的成本也是有效的。改進設計和增加產量也有利于降低成本。

作為以低成本實現(xiàn)比引線鍵合更高性能的方法，低成本的球凸點對圖像傳感器及功率放大器等用途也很有效。但是，隨著銅微焊點成為主流，成本降低，很多用途已開始采用，現(xiàn)在處于過渡期。

最終，凸點將無法滿足芯片要求的密度和性能。因此，最尖端的器件將不再使用凸點而直接進行銅與銅的連接。但是，該技術還處于研究階段，實際用于生產要等到2018年以后。