業(yè)界最易用的頻率抖動(dòng)衰減芯片（Silicon Labs）

Silicon Laboratories (芯科實(shí)驗(yàn)室有限公司)發(fā)表業(yè)界頻率可配置的時(shí)鐘芯片Si5317，該芯片主要應(yīng)用于網(wǎng)絡(luò)和電信系統(tǒng)領(lǐng)域，這類應(yīng)用系統(tǒng)必須針對(duì)沒有頻率倍頻的時(shí)鐘信號(hào)進(jìn)行抖動(dòng)衰減。Silicon Labs新推出的Si5317管腳控制抖動(dòng)衰減芯片廣泛應(yīng)用于需要濾除有害噪聲并產(chǎn)生低抖動(dòng)時(shí)鐘信號(hào)輸出的應(yīng)用中。這些應(yīng)用包括無線回程鏈路(backhaul)設(shè)備、數(shù)字用戶線存取多任務(wù)器(DSLAM)、多重服務(wù)存取節(jié)點(diǎn)(MSAN)、GPON /EPON光纖終端設(shè)備(OLT)線卡，以及10GbE交換機(jī)和路由設(shè)備。

當(dāng)網(wǎng)絡(luò)和電信硬件的設(shè)計(jì)向更高速及更復(fù)雜的方向發(fā)展時(shí)，在整體系統(tǒng)設(shè)計(jì)中，時(shí)鐘架構(gòu)已成為關(guān)鍵的考慮之一。高速應(yīng)用中的頻率抖動(dòng)管理特別困難，這是因?yàn)樵肼晻?huì)導(dǎo)致整體系統(tǒng)的性能下降，并影響設(shè)計(jì)的誤碼率(BER)及信噪比(SNR)，針對(duì)這些強(qiáng)調(diào)性能的應(yīng)用，Si5317頻率抖動(dòng)衰減IC提供一種簡單、彈性且具成本效益的抖動(dòng)濾除解決方案。

Si5317可針對(duì)1 至710 MHz間的任一時(shí)鐘頻率除去有害的噪聲，并能以相同于輸入的時(shí)鐘產(chǎn)生兩個(gè)超低抖動(dòng)輸出時(shí)鐘，不像傳統(tǒng)的時(shí)鐘芯片或分立式鎖相環(huán)(PLL)模塊方案，必須使用倍頻器件以支持不同的頻率。一個(gè)基于Si5317的設(shè)計(jì)和線路布局便能針對(duì)任何小于710 MHz的時(shí)鐘信號(hào)提供抖動(dòng)衰減的支持，讓設(shè)計(jì)能重復(fù)使用于多種應(yīng)用中。設(shè)計(jì)人員僅需進(jìn)行簡單的管腳設(shè)定，便能調(diào)整頻率范圍和PLL帶寬，無需像傳統(tǒng)時(shí)鐘芯片方案那樣需要采用固件和串行編程。

“Si5317是業(yè)界用途最廣且最易用的頻率抖動(dòng)衰減芯片，能針對(duì)高效、強(qiáng)調(diào)成本且需要極干凈頻率的存取和網(wǎng)絡(luò)應(yīng)用提供超低抖動(dòng)解決方案?！盨ilicon Labs時(shí)鐘產(chǎn)品總經(jīng)理Mike Petrowski表示，“Si5317能輕易置入時(shí)鐘路徑中，針對(duì)高達(dá)710 MHz的時(shí)鐘信號(hào)提供抖動(dòng)衰減，不用為了兼容不同的頻率而采用中間件結(jié)構(gòu)或修改材料清單?！?/p>

采用Silicon Labs的專利DSPLL®架構(gòu)，Si5317頻率抖動(dòng)衰減芯片提供最佳的抖動(dòng)性能 (0.29 ps RMS)，可針對(duì)那些對(duì)抖動(dòng)極為敏感的應(yīng)用進(jìn)一步改善誤碼率和信噪比。Si5317極佳的抖動(dòng)性能比其它集成了振蕩器的時(shí)鐘芯片同級(jí)產(chǎn)品抖動(dòng)約降低了三分之一，并可讓系統(tǒng)將大部份抖動(dòng)預(yù)算分配給其它器件，從而簡化組件選擇和時(shí)鐘樹設(shè)計(jì)。

Si5317集成了一個(gè)單一的電壓穩(wěn)壓器，該穩(wěn)壓器具有優(yōu)秀的電源噪聲抑制特性。此種精簡的電源供應(yīng)設(shè)計(jì)毋需采用多種電源供電及分立鐵氧體磁珠。片上電源穩(wěn)壓大幅降低電路板設(shè)計(jì)對(duì)于高速噪聲及交換式電源供應(yīng)的敏感度，如此可減少電源噪聲影響設(shè)計(jì)的整體抖動(dòng)性能的風(fēng)險(xiǎn)。

Si5317為業(yè)界集成度最高的頻率抖動(dòng)衰減芯片，不需使用外部PLL器件，可針對(duì)空間受限的應(yīng)用進(jìn)一步簡化PCB設(shè)計(jì)和布局，同時(shí)還能將板級(jí)噪聲對(duì)抖動(dòng)性能的影響降至最低。片上DSPLL技術(shù)能除去對(duì)于電荷泵(charger pump)和回路濾波設(shè)計(jì)的需求，而這些都是采用傳統(tǒng)壓控晶體振蕩器(VCXO)的PLL模塊和頻率芯片所需要的。此高集成度能在各種溫度、工藝和電壓下確保回路穩(wěn)定性和抖動(dòng)性能，進(jìn)而將設(shè)計(jì)時(shí)間和風(fēng)險(xiǎn)減至最少。將所有PLL器件集成至單一裝置中，也能除去分立式PLL器件間敏感的噪聲進(jìn)入點(diǎn)，進(jìn)一步提升對(duì)板級(jí)噪聲的免疫力。

除了頻率抖動(dòng)衰減時(shí)鐘芯片外，Silicon Labs廣泛的混合信號(hào)時(shí)鐘芯片還包括可編程XO/VCXO、CMOS硅晶振蕩器、高性能時(shí)鐘發(fā)生器、低抖動(dòng)時(shí)鐘倍頻器、緩沖和物理層時(shí)鐘組件等。Si5317抖動(dòng)衰減器可和其中許多時(shí)鐘組件結(jié)合，提供完整的超低抖動(dòng)時(shí)鐘解決方案。Si5317的搭配時(shí)鐘芯片包括Si500硅晶振蕩器、低于710 MHz的Si5338/34的差動(dòng)時(shí)鐘發(fā)生器、低于200 MHz的Si5355/56 CMOS時(shí)鐘發(fā)生器，以及Si5330低抖動(dòng)頻率緩沖器。Si5317可與以上提及的任一一款時(shí)鐘芯片相配合，以提供兩個(gè)超低抖動(dòng)輸出時(shí)鐘。

價(jià)格和供貨
Si5317抖動(dòng)衰減器現(xiàn)已開始提供樣品并已量產(chǎn)。一萬顆采購數(shù)量時(shí)，單價(jià)為6美元起。Silicon Labs 并提供評(píng)估Si5317抖動(dòng)衰減器的高性能用戶平臺(tái)，Si5317-EVB評(píng)估板現(xiàn)已供貨，售價(jià)125美元。