愛特梅爾公司 (Atmel® Corporation)宣布推出用于90nm SiliconCity ASIC開發(fā)的全新定制架構，可為客戶提供最高每平方毫米350,000門電路數(shù)目，達到標準單元ASIC的門密度范圍。SiliconCity柔性架構可讓設計人員針對多種產(chǎn)品變化型款，創(chuàng)建獨特的基礎晶圓架構，同時通過設計復用大幅縮短客戶的設計時間，減少非經(jīng)常性工程(NRE)成本，并降低開發(fā)風險。
使用SiliconCity柔性架構開發(fā)ASIC，可以降低掩模成本，提高上市速度。愛特梅爾公司北美ASIC業(yè)務市場總監(jiān)Jay Johnson稱：“鑒于無晶圓廠半導體公司擁有多種定義的產(chǎn)品，而且各款產(chǎn)品在特性方面略有差異。如果為每款產(chǎn)品創(chuàng)建一種新的ASIC，不單成本高昂，并且也很耗時。傳統(tǒng)在同一塊芯片上使用不同的粘接選項以創(chuàng)建多種產(chǎn)品的方法已后繼乏力，而這正是SiliconCity柔性架構的價值所在?！睈厶孛窢枏V泛的標準微控制器解決方案的寬廣度，助力SiliconCity柔性架構創(chuàng)建由愛特梅爾通過其AVR® 和AT91SAM標準產(chǎn)品所提供、包含可復用功能和已獲驗證IP的系統(tǒng)級芯片(SoC)。
金屬可編程單元結構(Metal Programmable Cell Fabric, MPCF)是技術的核心 MPCF是愛特梅爾支持CAP™ 可定制微控制器產(chǎn)品系列，以及SiliconCity柔性架構的專利ASIC技術。在CAP可定制微控制器中，愛特梅爾就對包含ARM內核和總線子系統(tǒng)、外設及存儲器的平臺進行了定義。而SiliconCity柔性架構則讓用戶自行定義平臺?？蛻敉ㄟ^預先定義共同的嵌入式內核和總線、存儲器以及外設組合，能夠為多種產(chǎn)品實施獨特的IP。Silicon City架構給予客戶完全的控制能力，同時MPCF提供了高靈活性。
MPCF通過更佳布線減小內核單元 MPCF技術的關鍵在于一個小于3.2平方微米的6晶體管內核單元。在90nm工藝中，SiliconCity柔性架構ASIC可實現(xiàn)每平方毫米300,000到 350,000門密度。而新穎的布線方案則兩層用于互連的金屬層，將系統(tǒng)門利用率提高至90%。更高的門密度結合基于MPCF的SoC所帶來的更佳布線功能，使得芯片尺寸減少至約為以往130nm工藝芯片的一半。
布線與晶體管幾何對準 利用MPCF，單元尺寸可與布線網(wǎng)格及晶體管間距的整數(shù)倍完全匹配，不會造成硅材料的浪費。此外，接觸點和通孔的尺寸也與金屬跡線相同，從而在設計中避免任何可能的重疊，并提供最高效的硅材料垂直利用。相比門陣列和某些早期結構化ASIC產(chǎn)品普遍使用的典型門海(sea-of-gates)架構，MPCF的這些優(yōu)勢使到確定設計所需的系統(tǒng)門數(shù)目變得容易得多，成本效益也得以提高。
而且，MPCF金屬可編程單元和標準單元既可以布局在芯片的不同區(qū)域內，也可隨意組合，而不會影響芯片的尺寸。因此，設計的固定平臺部分可通過標準單元技術來實現(xiàn)，而芯片的靈活部分則利用MPCF，快速實現(xiàn)衍生產(chǎn)品。
輕易移植現(xiàn)有的處理器連帶FPGA設計許多現(xiàn)有基于連帶FPGA的業(yè)界標準微控制器設計都可以在短短20周內，以最少的重建工程(re-engineering)成本和很低的初始NRE掩模成本，從最終門級網(wǎng)表直接移植到SiliconCity 柔性ASIC中。至于將來的設計迭代，則可在僅僅8-12周內以更低的單金屬掩膜NRE成本來實現(xiàn)。
供貨
愛特梅爾公司現(xiàn)提供基于90nm工藝的 SiliconCity柔性架構產(chǎn)品，亦提供采用130nm工藝的產(chǎn)品。
下載文檔
