基于L6562的高功率因數 boost電路的設計

分析圖2，可得：
   
    式(2)即為Boost電路工作于連續(xù)模式和臨界模式下的基本公式。

    式(2)即為Boost電路工作于連續(xù)模式和臨界模式下的基本公式。

[!--empirenews.page--]
2 臨界狀態(tài)下的Boost-APFC電路設計
    基于L6562的臨界工作模式下的Boost-APFC電路的典型拓撲結構如圖3所示，圖4所示是其APFC工作原理波形圖。

    利用Boost電路實現高功率因數的原理是使輸入電流跟隨輸入電壓，并獲得期望的輸出電壓。因此，控制電路所需的參量包括即時輸入電壓、輸入電流及輸出電壓。乘法器連接輸入電流控制部分和輸出電壓控制部分，輸出正弦信號。當輸出電壓偏離期望值，如輸出電壓跌落時，電壓控制環(huán)節(jié)的輸出電壓增加，使乘法器的輸出也相應增加，從而使輸入電流有效值也相應增加，以提供足夠的能量。在此類控制模型中，輸入電流的有效值由輸出電壓控制環(huán)節(jié)實現調制，而輸入電流控制環(huán)節(jié)使輸入電流保持正弦規(guī)律變化，從而跟蹤輸入電壓。本文在基于此類控制模型下，采用ST公司的L6562作為控制芯片，給出了Boost-APFC電路的設計方法。
    L6562的引腳功能如下：
    INV：該引腳為電壓誤差放大器的反相輸入端和輸出電壓過壓保護輸入端；
    COMP：該引腳同時為電壓誤差放大器的輸出端和芯片內部乘法器的一個輸人端。反饋補償網絡接在該引腳與引腳INV之間；
    MULT：該引腳為芯片內部乘法器的另一輸入端；
    CS：該腳為芯片內部PWM比較器的反相輸入端，可通過電阻R6來檢測MOS管電流；
    ZCD：該腳為電感電流過零檢測端，可通過一限流電阻接于Boost電感的副邊繞組。R7的選取應保證流入ZCD引腳的電流不超過3 mA；
    GND：該引腳為芯片地，芯片所有信號都以該引腳為參考，該引腳直接與主電路地相連；GD：為MOS管的驅動信號輸出引腳。為避免MOS管驅動信號震蕩，一般在GD引腳與MOS管的柵極之間連接一十幾歐姆到幾十歐姆的電阻，電阻的大小由實際電路決定；
    VCC：芯片電源引腳。該引腳同時連接于啟動電路和電源電路。
    另外，在電路設計時，穩(wěn)壓管D2應選用15 V穩(wěn)壓管，電容C2應選用10μF的電解電容；二極管D5應選用快恢復二極管(如1N4148)；電阻R3應選用幾百千歐的電阻。
    圖5給出了由L6562構成的APFC電源的實際電路圖。圖中，輸入交流電經整流橋整流后變換為脈動直流，作為Boost電路的輸入；電容C4用以濾除電感電流中的高頻信號，降低輸入電流的諧波含量；電阻R1和R2構成電阻分壓網絡，用以確定輸入電壓的波形與相位，電容C10用以慮除3號引腳的高頻干擾信號；Boost電感L的一個副邊繞組，一方面通過電阻R7將電感電流過零信號傳遞到芯片的5腳，另一方面作為芯片正常工作時的電源；芯片驅動信號通過電阻R8和R9連到MOS管的門極；電阻R11作為電感電流檢測電阻，用以采樣電感電流的上升沿(MOS管電流)，該電阻一端接于系統(tǒng)地，另一端同時接在MOS管的源極，同時經電阻R10接至芯片的4腳；電阻R5和R6構成電阻分壓網絡，同時形成輸出電壓的負反饋回路；電容C9連接于芯片1、2腳之間，以組成電壓環(huán)的補償網絡；電阻R4，電容C6，二極管D5，穩(wěn)壓管D6和Boost電感的副邊則共同構成芯片電源。

[!--empirenews.page--]

3 Boost電感的設計
    本設計采用AP法則來設計Boost電感。其原理是首先根據設計要求計算所需電感：
   
    式中，Virms為輸入電壓有效值；Vo為輸出電壓，fsw(min)為MOS管的最小工作頻率，通常在20kHz以上；Pi為輸入功率。計算要求的AP值為：
   
    式中，Ku為磁芯窗口利用率，Jc為電流密度，IL(pk)為電感電流峰值。
    根據(4)式的計算結果可選擇磁芯的AP值(大于AP_req，AP=AeAw，單位為m4)。
    然后根據所選磁芯來計算原邊匝數及所需氣隙。副邊匝數一般按10：1選取。
   

4 實驗波形分析
    為了驗證以上設計的合理性，本文設定最小輸入電壓為187 V，最大輸入電壓為264 V，輸入頻率為50 Hz，輸出電壓為400 V，PF=0．99，效率為87％，輸出功率26．5 W，最小工作頻率為65 kHz來進行實物實驗，同時根據計算，并通過IL(pk)=465．3 mA來選取導線為mm，Jc=4／mm2，L=2．99 mH(L=2．7 mH時，驗證最小頻率為72 kHz>65 kHz，可滿足設計要求)。
    設Ku=0．3，δBmax=0．3T，由(4)式計算得：
    AP_req(min)=6．64×10-10m4
    這樣，可選擇磁芯EE16／6／5，其AP=7．5×10-10m4，可滿足設計要求；而由(5)式計算得Np=218．1匝，取215匝，并驗證δBmax=0．304T，氣隙lgap=0．41 mm。
    根據以上計算參數所搭建的試驗模型來進行的結果如圖6所示。

    由圖6可見，輸入電流能良好的跟隨輸入電壓，且電流電壓相位差接近于零，故可實現高功率因數的控制。另外，MOSFET的電流是一種高頻三角波，其包絡為輸入電壓。由于MOSFET可實現軟開關，能有效減小開關損耗。根據測試結果，該電路的PF可達0．998以上，THD在5％以下。

5 結束語
    本文基于L6562芯片設計了Boost高功率因數電路，并引用AP法則設計其關鍵元器件——Boost電感。經試驗驗證，該電路啟動電流小，外圍元器件少，成本低廉，能同時滿足電源系統(tǒng)重量輕，穩(wěn)定性好，可靠性高等要求。實驗證明，AP法則是一種快速準確的設計方法。