可編程增益放大器(PGA)常用于通信系統，如基站。設計師可以選擇目前可用帶寬超過500 MHz的全集成單片集成電路PGA，但是要在通信應用中獲得很關鍵的低二階和三階失真卻不容易。
鑒于上述情況，且考慮到在衰減水平和步長方面要有更多的選擇，設計師可能選擇采用帶有模擬開關和電阻IC的高性能、固定增益放大器來在放大器之前構建一個PGA。作為選擇，設計師可根據器件清單訂購ASIC。
PGA的動態(tài)性能主要取決于放大器的特性，放大器的輸入阻抗應該高。但是如果開關陣列和布局不是最佳，則PGA的性能會遭破壞。幾年前有一個設計思路采用了R-2R梯形，斷開每個梯形節(jié)點抽頭。開關輸出接在一起送入放大器。圖1為一種類似的結構，本文論述如何改進該電路的性能。
開關數量大增加了開關寄生電容和串擾耦合造成的失真，同時也減少了信號通道的帶寬。寄生電容的幅度隨信號幅度和工作條件的變化而改變。因此，信號的不同部分以不同的非線性方式傳輸，這樣就引起失真。開關的導通電阻也是非線性的，這會增加失真。MOSFET或雙極性開關都可以使用。
為減少功耗和熱梯度產生的不對稱，采用MOS開關（IC或晶體管）可能更好一些。這里討論的改善PGA性能的技巧可用于任一技術。此外，可以將這些技巧運用到單端或差分結構的PGA中。
一種減小電容寄生效應和非線性的方法是將開關級聯，構成開關數量多的第一排送入開關數少的第二排的結構。這樣可以降低輸出的非線性，開關在此送入放大器的輸入。增加了一個好處，就是使電路布局和走線長度的均衡更容易（見圖2）。為了簡化譯碼邏輯使能開關，開關的數量應該以二進制選擇為基礎進行選擇。（圖中未示出各開關的邏輯控制）。級聯更多的開關排會逐次增加導通電阻，應該避免。
如果開關陣列為晶體管級，那么有一個可使失真最小的最佳開關尺寸（即W/L比）。第一排可以是NMOS開關，第二排可以是PMOS開關，這樣可獲得隨電壓變化平緩的總體信號路徑中的導通電阻。若對速度有要求，這些開關最好都是NMOS。每個開關都應該與其相應的電阻以R-2R梯形結構布放在一起，形成一個單元。
比如，第一排的全部單元以順時針方向布放。例如，如果是兩行，就從下面一行的中心（熱中心線）開始輸入，順時針排列。這樣，最后一個單元將與第一個輸入單元相鄰，但兩個單元之間有“地”線屏蔽隔離。這種排列可減輕因梯度帶來的不對稱性。必須特別注意避免不同延遲的輸入信號直接耦合到下一排及放大器的節(jié)點。
另一個問題是當開關斷開時（未被選擇的單元接通），其輸入端的電壓會發(fā)生漂移。因此，這些開關的接通會使其在一個未知的電壓下啟動，產生與輸入電壓相關的非線性。因此，給開關輸入選擇提供了一個參考電壓，使電壓擺幅開始于已知的基線電壓（見圖3）。
作者：Dolly Wu, 高級設計工程師,德州儀器 ,Email: dolly.wu@ti.com
下載文檔
