該文章基于DSP芯片的特點(diǎn)和JPEG圖像壓縮的原理,重點(diǎn)描述了一個(gè)基于TMS320C5409DSP芯片的圖像壓縮系統(tǒng)。其中對(duì)傳統(tǒng)的JPEC算法的DCT變換和量化過程作了一些改進(jìn),使本系統(tǒng)壓縮速度更快,在壓縮率相同的情況下圖像的質(zhì)量更高。
目前的圖像壓縮存儲(chǔ)方案大都無(wú)法支持高分辨率圖像。另外,在一些DSP解決方案中,因?yàn)镈SP接口不靈活以及DSP本身處理能力的限制,很難支持高分辨圖像壓縮?! ”驹O(shè)計(jì)開發(fā)出了一套基于雙FPGA+ARM架構(gòu)的高速計(jì)算機(jī)屏幕圖
基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng)
基于雙FPGA+ARM架構(gòu)的圖像壓縮系統(tǒng)
引言 隨著多媒體和網(wǎng)絡(luò)技術(shù)的發(fā)展,數(shù)字圖像大信息量的特點(diǎn)對(duì)圖像壓縮技術(shù)的要求越來(lái)越高,因此,專用高速數(shù)字信息處理技術(shù)成為發(fā)展的方向。TI推出的C5000系列DSP將數(shù)字信號(hào)處理器使信號(hào)處理系統(tǒng)的研究重點(diǎn)又回到
TMS320C5409實(shí)現(xiàn)JPEG圖像壓縮系統(tǒng)設(shè)計(jì)
目前的衛(wèi)星遙感圖像壓縮系統(tǒng)硬件方案大多基于高性能可編程邏輯器件FPGA[2-4]。但這種方案整系統(tǒng)成本居高不下,且FPGA存在單粒子翻轉(zhuǎn)效應(yīng)。因此,筆者提出一種多DSP+FPGA的硬件設(shè)計(jì)結(jié)構(gòu),使用DSP取代FPGA完成核心算法,而僅用一個(gè)FPGA進(jìn)行管理和控制。該硬件設(shè)計(jì)成本較低。
摘要:為了實(shí)現(xiàn)多光譜可見光遙感圖像高質(zhì)量壓縮的要求,提出以JPEG2000壓縮標(biāo)準(zhǔn)為理論,將FPGA與專用壓縮芯片ADV212相結(jié) 合的空間遙感圖像壓縮方法。該系統(tǒng)設(shè)計(jì)采用ADV212,通過小波變換及熵編碼實(shí)現(xiàn)對(duì)大數(shù)據(jù)量的空間
目前的衛(wèi)星遙感圖像壓縮系統(tǒng)硬件方案大多基于高性能可編程邏輯器件FPGA[2-4]。但這種方案整系統(tǒng)成本居高不下,且FPGA存在單粒子翻轉(zhuǎn)效應(yīng)。因此,筆者提出一種多DSP+FPGA的硬件設(shè)計(jì)結(jié)構(gòu),使用DSP取代FPGA完成核心算法,而僅用一個(gè)FPGA進(jìn)行管理和控制。該硬件設(shè)計(jì)成本較低。
摘要:為了實(shí)現(xiàn)多光譜可見光遙感圖像高質(zhì)量壓縮的要求,提出以JPEG2000壓縮標(biāo)準(zhǔn)為理論,將FPGA與專用壓縮芯片ADV212相結(jié) 合的空間遙感圖像壓縮方法。該系統(tǒng)設(shè)計(jì)采用ADV212,通過小波變換及熵編碼實(shí)現(xiàn)對(duì)大數(shù)據(jù)量的空間
提出了一種基于高頻幀攝像頭的高頻幀實(shí)時(shí)圖像壓縮技術(shù),以此技術(shù)為基礎(chǔ),使用TMS320CDM642和EP2C35 FPGA相結(jié)合,設(shè)計(jì)了一種高頻幀實(shí)時(shí)圖像處理器硬件系統(tǒng)。該系統(tǒng)采用2片SRAM乒乓結(jié)構(gòu),以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法,實(shí)現(xiàn)了100幀/s的壓縮速度,系統(tǒng)同時(shí)解決了圖像壓縮中容量和速度的問題,實(shí)驗(yàn)了采集和壓縮過程的同步進(jìn)行,大大提高了圖像壓縮速度。
提出了一種基于高頻幀攝像頭的高頻幀實(shí)時(shí)圖像壓縮技術(shù),以此技術(shù)為基礎(chǔ),使用TMS320CDM642和EP2C35 FPGA相結(jié)合,設(shè)計(jì)了一種高頻幀實(shí)時(shí)圖像處理器硬件系統(tǒng)。該系統(tǒng)采用2片SRAM乒乓結(jié)構(gòu),以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法,實(shí)現(xiàn)了100幀/s的壓縮速度,系統(tǒng)同時(shí)解決了圖像壓縮中容量和速度的問題,實(shí)驗(yàn)了采集和壓縮過程的同步進(jìn)行,大大提高了圖像壓縮速度。
基于DSP和FPGA的實(shí)時(shí)圖像壓縮系統(tǒng)設(shè)計(jì)
根據(jù)航空?qǐng)D像壓縮系統(tǒng)的特點(diǎn)和要求,選擇提升小波+SPIHT算法作為系統(tǒng)的實(shí)現(xiàn)方案。為了提高算法的執(zhí)行效率,對(duì)提升小波中的邊界處理問題進(jìn)行了合理簡(jiǎn)化,同時(shí)對(duì)SPIHT算法的實(shí)現(xiàn)進(jìn)行了改進(jìn)。根據(jù)系統(tǒng)的實(shí)時(shí)性要求,選擇TI公司的TMS320C6416 DSP芯片作為系統(tǒng)的實(shí)現(xiàn)內(nèi)核,并采用優(yōu)化設(shè)計(jì)對(duì)關(guān)鍵代碼進(jìn)行優(yōu)化,最后給出了系統(tǒng)的硬件實(shí)現(xiàn)框圖。
根據(jù)航空?qǐng)D像壓縮系統(tǒng)的特點(diǎn)和要求,選擇提升小波+SPIHT算法作為系統(tǒng)的實(shí)現(xiàn)方案。為了提高算法的執(zhí)行效率,對(duì)提升小波中的邊界處理問題進(jìn)行了合理簡(jiǎn)化,同時(shí)對(duì)SPIHT算法的實(shí)現(xiàn)進(jìn)行了改進(jìn)。根據(jù)系統(tǒng)的實(shí)時(shí)性要求,選擇TI公司的TMS320C6416 DSP芯片作為系統(tǒng)的實(shí)現(xiàn)內(nèi)核,并采用優(yōu)化設(shè)計(jì)對(duì)關(guān)鍵代碼進(jìn)行優(yōu)化,最后給出了系統(tǒng)的硬件實(shí)現(xiàn)框圖。
圖像的數(shù)字化表示使得圖像信號(hào)可以高質(zhì)量傳輸,并便于圖像的檢索、分析、處理和存儲(chǔ)。
圖像的數(shù)字化表示使得圖像信號(hào)可以高質(zhì)量傳輸,并便于圖像的檢索、分析、處理和存儲(chǔ)。