存內(nèi)計算

我要報錯
  • 中科院微電子所在28nm RRAM存內(nèi)計算電路取得進展

    物聯(lián)網(wǎng)與人工智能技術的迅猛發(fā)展對邊緣節(jié)點計算平臺的實時數(shù)據(jù)處理能力與能效提出了更高的要求,基于新型存儲器的非易失存內(nèi)計算技術可以實現(xiàn)數(shù)據(jù)的原位存儲與計算、最小化數(shù)據(jù)搬運帶來的功耗與延遲開銷,從而大幅提升邊緣設備的數(shù)據(jù)處理能力與效能比。然而,由于基礎單元特性的非理想因素,陣列中的寄生效應以及模數(shù)轉(zhuǎn)換電路的硬件開銷,非易失存內(nèi)計算仍然面臨計算性能與能效方面的限制。圍繞上述關鍵問題,微電子所劉明院士團隊采用跨層次協(xié)同設計的方法,提出了高并行與高效能比的新型RRAM存內(nèi)計算結(jié)構(gòu)。