帶隙基準(zhǔn)電壓源(Bandgap Reference)是集成電路中一種重要的電路模塊,用于生成一個(gè)與溫度、電源電壓及工藝變化等因素?zé)o關(guān)的穩(wěn)定參考電壓。為了確保帶隙基準(zhǔn)電壓源能夠正常工作,通常需要引入啟動(dòng)電路。本文將對(duì)帶隙基準(zhǔn)電壓源為何需要啟動(dòng)電路進(jìn)行詳細(xì)的探討,包括帶隙基準(zhǔn)電壓源的工作原理、啟動(dòng)電路的作用、常見(jiàn)的啟動(dòng)電路設(shè)計(jì)以及啟動(dòng)電路對(duì)帶隙基準(zhǔn)性能的影響等方面。
摘 要:為了消除由于晶體管不匹配產(chǎn)生的隨機(jī)失調(diào)對(duì)帶隙基準(zhǔn)源精度的影響,設(shè)計(jì)了一種采用斬波調(diào)制技術(shù)的帶隙基準(zhǔn)電壓源。該方法采用對(duì)稱性O(shè)TA的結(jié)構(gòu)來(lái)減小帶隙基準(zhǔn)電壓源的系統(tǒng)失調(diào),并利用帶隙基準(zhǔn)核心電路中的與絕對(duì)溫度成正比(PTAT)的電流源為OTA提供自適應(yīng)偏置,從而較小了整個(gè)電路的功耗。通過(guò)基于0.35 μm CMOS工藝并使用CadenceSpectre工具對(duì)電路進(jìn)行仿真,結(jié)果表明:斬波頻率為100 Hz時(shí),基準(zhǔn)電壓在室溫(27 ℃)的輸出為1.232 V,該帶隙基準(zhǔn)的供電電壓的范圍為1.4~3 V;在電壓為3 V時(shí),在-40~125 ℃溫度范圍內(nèi)的溫度系數(shù)為24.6 ppm/℃。
本文介紹了一款高性能帶隙基準(zhǔn)電壓源的總體電路圖。本電路采用Chartered0.35靘CMOS工藝實(shí)現(xiàn),采用3.3V電源電壓,在-40~100℃范圍內(nèi),達(dá)到低于6ppm/℃的溫度系數(shù),在1kHz和27℃下,電源抑制比達(dá)到82dB.
摘要 設(shè)計(jì)了一款帶隙基準(zhǔn)電壓源,基于0.18μm的CMOS工藝,在Hspice下仿真,仿真結(jié)果表明,溫度在-25~80℃內(nèi)變化時(shí),溫度系數(shù)為9.14×10-6℃;電源電壓在3~5 V之間變化時(shí),基準(zhǔn)電壓在1 250±43 mV內(nèi)
比較了傳統(tǒng)帶運(yùn)算放大器的帶隙基準(zhǔn)電壓源電路與采用曲率補(bǔ)償技術(shù)的改進(jìn)電路,設(shè)計(jì)了一種適合汽車電子使用的帶隙基準(zhǔn)電壓源,該設(shè)計(jì)電路基于上海貝嶺2μm 40 V bipolar工藝,采用一階曲率補(bǔ)償技術(shù),充分考慮了汽車空間有限、溫差大、噪聲多的環(huán)境特點(diǎn)。沒(méi)有使用運(yùn)放,避免其復(fù)雜的結(jié)構(gòu)以及所引起的失調(diào),因此降低了電路成本并改善性能,設(shè)計(jì)中還引入了啟動(dòng)電路,大大降低了附加功耗。用Cadence Spectre對(duì)電路仿真,結(jié)果表明,電路溫度特性好,抗干擾能力強(qiáng),有較高的電源抑制比(PSRR),達(dá)到預(yù)期指標(biāo)。