曼徹斯特鳊解碼器是1553B總線協(xié)議的重要組成部分,其性能的好壞直接影響整個系統(tǒng)的通信質(zhì)量。通過分析MIL STD-1553B協(xié)議和GJB5186測試標準,制定出鳊解碼器的設計規(guī)范。采用硬件描述語言(Verilog)設計電路,VCS對設計進行仿真,并利用Synplify Pro及ISE完成綜合和布局布線的工作,最后載入Xilinx FPGA進行測試。在深入分析曼徹斯特碼型特點的基礎(chǔ)上,對鳊解碼器的工作過程及邏輯電路結(jié)構(gòu)進行詳細介紹。提出的時鐘分離電路比超前滯后數(shù)字鎖相環(huán)更為簡單有效。
本設計具有一定的通用性,它的邏輯大部分只涉及到編、解碼器本身;而它與外部的接口十分簡單,只要對其讀、寫并對跳變沿信號進行有效控制,就能使其正常工作。本設計十分獨立,由于選用器件資源比較豐富,故對其進行功能添加也十分方便,只需添加電路設計而不必對原有電路進行修改。
本設計具有一定的通用性,它的邏輯大部分只涉及到編、解碼器本身;而它與外部的接口十分簡單,只要對其讀、寫并對跳變沿信號進行有效控制,就能使其正常工作。
討論如何使用CPLD實現(xiàn)單片機與曼徹斯特編解碼器的接口。