測(cè)試系統(tǒng)接口

我要報(bào)錯(cuò)

  • 基于CPLD的測(cè)試系統(tǒng)接口設(shè)計(jì)

    介紹了一種用CPLD(復(fù)雜可編程邏輯器件)作為核心控制電路的測(cè)試系統(tǒng)接口，通過(guò)時(shí)cPLD和竹L電路的比較及cPLD在系統(tǒng)中實(shí)現(xiàn)的強(qiáng)大功能，論述了CPLD在測(cè)試系統(tǒng)接口中應(yīng)用的可行性和優(yōu)越性，簡(jiǎn)單介紹了vHDL在CPLD設(shè)計(jì)中的應(yīng)用。實(shí)驗(yàn)證明用CPLD實(shí)現(xiàn)的電路具有集成度高、靈活性強(qiáng)、可靠性高、易于升級(jí)和擴(kuò)展等特點(diǎn)。給出了主要電路圖和時(shí)序仿真圖。