浮點(diǎn)算法

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

在FPGA或ASICS中實(shí)現(xiàn)浮點(diǎn)算法

浮點(diǎn)是最受歡迎的數(shù)據(jù)類型,可以保證算法建模和仿真的高精度計(jì)算。傳統(tǒng)上,當(dāng)您想將這些浮點(diǎn)算法部署到FPGA或ASIC硬件時(shí),您的唯一選擇是將算法中的每一個(gè)數(shù)據(jù)類型轉(zhuǎn)換為固定點(diǎn),以節(jié)約硬件資源并加速計(jì)算。轉(zhuǎn)換到固定點(diǎn)降低了數(shù)學(xué)精度,有時(shí)在轉(zhuǎn)換過程中在數(shù)據(jù)類型的字?jǐn)?shù)長度和數(shù)學(xué)精度之間實(shí)現(xiàn)正確的平衡是很困難的。對(duì)于需要高動(dòng)態(tài)范圍或高精度的計(jì)算(例如設(shè)計(jì)有反饋環(huán)),定點(diǎn)轉(zhuǎn)換可能需要幾個(gè)星期或幾個(gè)月的工程時(shí)間。另外,為了達(dá)到數(shù)字精確度,設(shè)計(jì)師必須使用大的固定字形。

嵌入式分享
2024-09-24

FPGA ASICS 浮點(diǎn)算法
DSP內(nèi)核+ARM核成高性能實(shí)時(shí)應(yīng)用首選

高速、高密集的數(shù)據(jù)處理需求不斷挑戰(zhàn)著DSP的性能極限，順應(yīng)這些需求，DSP未來將如何發(fā)展?日前，在與ADI工業(yè)部門市場經(jīng)理陸磊的交流中，筆者找到了些許答案。DSP 呈現(xiàn)五大發(fā)

嵌入式硬件
2016-11-22

DSP 處理器嵌入式處理器開源操作系統(tǒng) 浮點(diǎn)算法
高性能實(shí)時(shí)應(yīng)用：DSP內(nèi)核+ARM核成首選

高速、高密集的數(shù)據(jù)處理需求不斷挑戰(zhàn)著DSP的性能極限，順應(yīng)這些需求，DSP未來將如何發(fā)展?日前，在與ADI工業(yè)部門市場經(jīng)理陸磊的交流中，筆者找到了些許答案。DSP 呈現(xiàn)五大發(fā)

嵌入式硬件
2016-03-23

DSP 嵌入式處理器單片處理器浮點(diǎn)算法

浮點(diǎn)算法

在FPGA或ASICS中實(shí)現(xiàn)浮點(diǎn)算法

DSP內(nèi)核+ARM核成高性能實(shí)時(shí)應(yīng)用首選

高性能實(shí)時(shí)應(yīng)用：DSP內(nèi)核+ARM核成首選

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻