維特比譯碼器

關(guān)注1人關(guān)注

我要報(bào)錯(cuò)

DSP的維特比譯碼程序優(yōu)化設(shè)計(jì)

卷積碼因?yàn)槠渚幋a器簡(jiǎn)單、編碼增益高以及具有很強(qiáng)的糾正隨機(jī)錯(cuò)誤的能力，在通信系統(tǒng)中得到了廣泛的應(yīng)用?；谧畲笏迫粶?zhǔn)則的維特比算法(VA)是在加性高斯白噪聲(AWGN)信道下性能最佳的卷積碼

嵌入式硬件
2018-09-14

嵌入式處理器數(shù)字信號(hào)處理器軟件無(wú)線電維特比譯碼器
基于TMS320C6000系列DSP的維特比譯碼程序優(yōu)化設(shè)計(jì)

在軟件無(wú)線電技術(shù)中,經(jīng)常采用DSP芯片實(shí)現(xiàn)信道解碼,但維特比譯碼算法在DSP上的運(yùn)行速度限制了DSP譯碼在高速實(shí)時(shí)系統(tǒng)中的應(yīng)用。針對(duì)TMS320C6000系列DSP的特點(diǎn),提出了一種優(yōu)化的譯碼程序設(shè)計(jì)方案。利用DSP的并行運(yùn)算能力,極大地縮短了譯碼器中“加比選”單元的運(yùn)算時(shí)間。優(yōu)化后的程序比優(yōu)化前的程序在譯碼速度上提高了約4倍。當(dāng)在167MHz的TMS320C6701上運(yùn)行的時(shí)候,對(duì)(2,1,7)卷積碼的譯碼速度可以達(dá)到870kbps。

嵌入式教程
2018-08-28

設(shè)計(jì)教程數(shù)字信號(hào)處理器軟件無(wú)線電維特比譯碼器