4 程序設(shè)計系統(tǒng)軟件部分由單片機(jī)的C51語言和FPGA的Ver-ilogHDL語言組成。其中,單片機(jī)主要完成用戶輸入輸出處理和系統(tǒng)的控制,F(xiàn)PGA主要完成需要嚴(yán)格時序控制(如數(shù)據(jù)采集、頻
系統(tǒng)以單片機(jī)和FPGA為控制核心,實(shí)現(xiàn)了語音存儲與回放系統(tǒng)。該系統(tǒng)設(shè)計方案能夠采集模擬語音信號以及耳機(jī)立體聲信號,以ADPCM(自適應(yīng)差分編碼)的方式提高了存儲器的利用率,語音存儲時間可達(dá)2 min;基于短時傅里葉變換原理,實(shí)現(xiàn)了語音信號的頻譜分析與實(shí)時顯示。同時,利用立體聲音頻功放播放語音,每聲道音量可調(diào)并具有靜噪功能。此外,該方案還采用預(yù)加重、去加重、抗混疊濾波等措施,有效地提高了信噪比。語音回放質(zhì)量良好,存儲時間較長。
摘要:為了有效地節(jié)省語音數(shù)據(jù)的傳輸帶寬和存儲系統(tǒng)的磁盤空間,需要在保證語音質(zhì)量的前提下盡可能降低其編碼比特率。本設(shè)計采用經(jīng)過優(yōu)化的G.729語音壓縮編譯碼算法,以ARM處理器為載體,開發(fā)的嵌入式語音存儲系統(tǒng)可
摘要:為了有效地節(jié)省語音數(shù)據(jù)的傳輸帶寬和存儲系統(tǒng)的磁盤空間,需要在保證語音質(zhì)量的前提下盡可能降低其編碼比特率。本設(shè)計采用經(jīng)過優(yōu)化的G.729語音壓縮編譯碼算法,以ARM處理器為載體,開發(fā)的嵌入式語音存儲系統(tǒng)可
摘要:為了有效地節(jié)省語音數(shù)據(jù)的傳輸帶寬和存儲系統(tǒng)的磁盤空間,需要在保證語音質(zhì)量的前提下盡可能降低其編碼比特率。本設(shè)計采用經(jīng)過優(yōu)化的G.729語音壓縮編譯碼算法,以ARM處理器為載體,開發(fā)的嵌入式語音存儲系統(tǒng)可
摘要:為了有效地節(jié)省語音數(shù)據(jù)的傳輸帶寬和存儲系統(tǒng)的磁盤空間,需要在保證語音質(zhì)量的前提下盡可能降低其編碼比特率。本設(shè)計采用經(jīng)過優(yōu)化的G.729語音壓縮編譯碼算法,以ARM處理器為載體,開發(fā)的嵌入式語音存儲系統(tǒng)可
基于ARM的嵌入式語音存儲系統(tǒng)設(shè)計
1 設(shè)計要求 設(shè)計并制作一個數(shù)字化語音存儲與回放系統(tǒng),其示意圖如圖1所示。 圖1 數(shù)字化語音存儲與回放系統(tǒng)示意圖 (1)放大器1的增益為46dB,放大器2的增益為40dB,增益均可調(diào); (2)帶通濾波器:通帶為30
摘要:數(shù)字化語音存儲與回放系統(tǒng)的作用是對語音進(jìn)行錄音和放音,并實(shí)現(xiàn)數(shù)字化控制。能夠做到語音回放的方法有很多,本課題研究的是基于FPGA控制下的語音存儲與回放系統(tǒng)。 關(guān)鍵詞:語音錄放;數(shù)模轉(zhuǎn)換;模數(shù)轉(zhuǎn)換;FP
1 引言 隨著數(shù)字信號處理器、超大規(guī)模集成電路的高速發(fā)展,語音記錄技術(shù)已從模擬錄音階段過渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中,壓縮后的語音數(shù)據(jù)有些存儲在硬盤中,有些存儲在帶有掉電保護(hù)功能的RAM或FL
一、引言 目 前,隨著數(shù)字化信號處理技術(shù)的不斷提高,單片機(jī),數(shù)字信號處理器以及語音處理大規(guī)模集成電路的進(jìn)步,語音合成,語音識別,語音存儲和回放技術(shù)的應(yīng)用越來越 廣泛,盡管現(xiàn)在各種語言合成芯片,語音處理應(yīng)用電路