誤碼率測(cè)試儀

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

業(yè)內(nèi)第一臺(tái)支持32Gb/s協(xié)議識(shí)別的誤碼率測(cè)試儀，簡(jiǎn)化第四代標(biāo)準(zhǔn)接收機(jī)測(cè)試

泰克最新BSX系列BERTScope為PCIe 4.0、USB 3.1接收機(jī)驗(yàn)證和調(diào)試提供了內(nèi)置去加重、快速協(xié)議握手功能

測(cè)試測(cè)量
2017-02-21

接收機(jī) 誤碼率測(cè)試儀 32gb/s協(xié)議
泰克推出新BERTScope誤碼率測(cè)試儀滿足100G光接收機(jī)測(cè)試要求

全球領(lǐng)先的測(cè)試、測(cè)量和監(jiān)測(cè)儀器提供商---泰克公司日前宣布，推出BSA286CL BERTScope誤碼率測(cè)試儀。BSA286CL提供低固有抖動(dòng)和精確損傷，可用于測(cè)試廣泛的100G通信標(biāo)準(zhǔn)，包括OIF-CEI、CAUI和InfiniBand。接收機(jī)測(cè)試在

測(cè)試測(cè)量
2014-05-26

泰克光接收機(jī) SCOPE 誤碼率測(cè)試儀
安捷倫在 OFC/NFOEC 上展示比特誤碼率測(cè)試儀

21ic訊安捷倫科技公司日前宣布在美國(guó)光纖通訊展覽會(huì)及研討會(huì)(OFC/NFOEC)上展示具有 4 分接去加重能力的 32 Gb/s 比特誤碼率測(cè)試儀(展位 2719)。本屆展會(huì)于 3 月 19 日至 21 日在美國(guó)加州阿納海姆會(huì)展中心舉行。數(shù)據(jù)

測(cè)試測(cè)量
2013-03-20

安捷倫信號(hào) GB 誤碼率測(cè)試儀
安捷倫高性能32-Gb/s比特誤碼率測(cè)試儀亮相ECOC

安捷倫科技公司日前宣布，于9月 17-19 日在阿姆斯特丹 ECOC 展會(huì)(阿姆斯特丹 RAI 國(guó)際會(huì)展中心，1 展館，712 展臺(tái))演示一款 32-Gb/s 的比特誤碼率測(cè)試儀。N4960A高性能模塊化比特誤碼率測(cè)試儀(BERT)適于對(duì)32Gb/s 的器

測(cè)試測(cè)量
2012-09-27

安捷倫 GB ECOC 誤碼率測(cè)試儀
集成式比特誤碼率測(cè)試儀在FPGA中的應(yīng)用

隨著高速數(shù)字系統(tǒng)的發(fā)展，高速串行數(shù)據(jù)被廣泛使用，內(nèi)嵌高速串行接口的FPGA也得到大量應(yīng)用，相應(yīng)的高速串行信號(hào)質(zhì)量的測(cè)試也越來(lái)越頻繁和重要。通常用示波器觀察信號(hào)波形、眼圖、抖動(dòng)來(lái)衡量信號(hào)的質(zhì)量，Xilinx提供的

測(cè)試測(cè)量
2012-09-04

集成 FPGA 高速串行誤碼率測(cè)試儀
基于SOPC的簡(jiǎn)易誤碼率測(cè)試儀設(shè)計(jì)技術(shù)

介紹一種利用Altera公司Cyclone II系列FPGA和第2代軟核處理器Nios II的誤碼率測(cè)試儀的設(shè)計(jì)方法。該測(cè)試儀能夠滿足通信速率在40～175 Mbps的通信線路的誤碼率測(cè)量及通信質(zhì)量評(píng)估的要求，具有體積小、功耗低、成本低、測(cè)量靈活和易于軟硬件升級(jí)、硬件可重構(gòu)等優(yōu)勢(shì)，有著很高的實(shí)用價(jià)值和參考價(jià)值。

電子設(shè)計(jì)自動(dòng)化
2009-03-02

IDE SOPC BSP 誤碼率測(cè)試儀
基于SOPC的簡(jiǎn)易誤碼率測(cè)試儀設(shè)計(jì)技術(shù)

介紹一種利用Altera公司Cyclone II系列FPGA和第2代軟核處理器Nios II的誤碼率測(cè)試儀的設(shè)計(jì)方法。該測(cè)試儀能夠滿足通信速率在40～175 Mbps的通信線路的誤碼率測(cè)量及通信質(zhì)量評(píng)估的要求，具有體積小、功耗低、成本低、測(cè)量靈活和易于軟硬件升級(jí)、硬件可重構(gòu)等優(yōu)勢(shì)，有著很高的實(shí)用價(jià)值和參考價(jià)值。

數(shù)字電源
2009-02-27

IDE SOPC BSP 誤碼率測(cè)試儀
基于SOPC的簡(jiǎn)易誤碼率測(cè)試儀設(shè)計(jì)技術(shù)

基于SOPC的簡(jiǎn)易誤碼率測(cè)試儀設(shè)計(jì)技術(shù)

嵌入式軟件
2009-02-27

IDE SOPC BSP 誤碼率測(cè)試儀
基于FPGA的誤碼率測(cè)試儀的設(shè)計(jì)與實(shí)現(xiàn)

本文提出了一種使用FPGA 實(shí)現(xiàn)誤碼率測(cè)試的設(shè)計(jì)及實(shí)現(xiàn)方法。

測(cè)試測(cè)量
2006-08-30

FPGA 計(jì)算機(jī) BSP 誤碼率測(cè)試儀
安捷倫推出首款100Gb/s BERT

安捷倫科技公司日前推出了E4898A BERT (比特誤碼率測(cè)試儀)前端解決方案，用以支持運(yùn)行速度在100 Gb/s的全套100 Gb/s BERT。業(yè)界首款100 Gb/s BERT提供了無(wú)與倫比的數(shù)據(jù)范圍、標(biāo)準(zhǔn)測(cè)量以及多種碼型，將為開發(fā)下一代的

測(cè)試測(cè)量
2006-06-07

安捷倫 GB AGILENT 誤碼率測(cè)試儀

誤碼率測(cè)試儀

業(yè)內(nèi)第一臺(tái)支持32Gb/s協(xié)議識(shí)別的誤碼率測(cè)試儀，簡(jiǎn)化第四代標(biāo)準(zhǔn)接收機(jī)測(cè)試

泰克推出新BERTScope誤碼率測(cè)試儀滿足100G光接收機(jī)測(cè)試要求

安捷倫在 OFC/NFOEC 上展示比特誤碼率測(cè)試儀

安捷倫高性能32-Gb/s比特誤碼率測(cè)試儀亮相ECOC

集成式比特誤碼率測(cè)試儀在FPGA中的應(yīng)用

基于SOPC的簡(jiǎn)易誤碼率測(cè)試儀設(shè)計(jì)技術(shù)

基于SOPC的簡(jiǎn)易誤碼率測(cè)試儀設(shè)計(jì)技術(shù)

基于SOPC的簡(jiǎn)易誤碼率測(cè)試儀設(shè)計(jì)技術(shù)

基于FPGA的誤碼率測(cè)試儀的設(shè)計(jì)與實(shí)現(xiàn)

安捷倫推出首款100Gb/s BERT

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻