引 言現(xiàn)代電子技術(shù)的高速發(fā)展對(duì)傳統(tǒng)的電路測(cè)試技術(shù)提出了新的挑戰(zhàn)。器件封裝的小型化、表面貼裝(SMT)技術(shù)的應(yīng)用,以及由于板器件密度的加大而出現(xiàn)的多層印制板技術(shù)使得電路節(jié)點(diǎn)的物理可訪問性逐步減低,原來(lái)借助于針
分析了用于模數(shù)混合電路的邊界掃描測(cè)試技術(shù)的工作機(jī)制對(duì)測(cè)試主控系統(tǒng)的功能需求.提出了一種基于微機(jī)的符合IEEEll49.4標(biāo)準(zhǔn)的混合信號(hào)邊界掃描測(cè)試主控系統(tǒng)。所采用的廣義特征分析法利用庫(kù)函數(shù)映射的思想,將傳統(tǒng)的各
美國(guó)ASSET InterTech宣布在上海市成立了邊界掃描技術(shù)中心。邊界掃描技術(shù)(IEEE 1149.1/JTAG)是將測(cè)試數(shù)據(jù)等讀入芯片、從芯片中讀出的技術(shù)。 最初該技術(shù)是作為封裝芯片的測(cè)試方法而開發(fā)的,最近也開始用于LSI測(cè)試