-
小間距QFN封裝PCB設(shè)計(jì)串?dāng)_抑制分析
由小間距QFN封裝的器件引入的PCB走線扇出區(qū)域的串?dāng)_問題也隨著傳輸速率的升高而越來越突出。對于8Gbps及以上的高速應(yīng)用更應(yīng)該注意避免此類問題，為高速數(shù)字傳輸鏈路提供更多裕量。本文針對PCB設(shè)計(jì)中由小間距QFN封裝引入串?dāng)_的抑制方法進(jìn)行了仿真分析，為此類設(shè)計(jì)提供參考。
由小間距QFN封裝的器件引入的PCB走線扇出區(qū)域的串?dāng)_問題也隨著傳輸速率的升高而越來越突出。對于8Gbps及以上的高速應(yīng)用更應(yīng)該注意避免此類問題，為高速數(shù)字傳輸鏈路提供更多裕量。本文針對PCB設(shè)計(jì)中由小間距QFN封裝引入串?dāng)_的抑制方法進(jìn)行了仿真分析，為此類設(shè)計(jì)提供參考。
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號：京ICP證070360號 21IC電子網(wǎng) 2000- 版權(quán)所有 用戶舉報窗口（ 郵箱：macysun@21ic.com 電話：010-82165003 ）
