-
基于CPLD的MAX1032采樣控制的實(shí)現(xiàn)
基于CPLD的MAX1032采樣控制的實(shí)現(xiàn)
-
基于CPLD的MAX1032采樣控制的方法與實(shí)現(xiàn)
基于CPLD的MAX1032采樣控制的方法與實(shí)現(xiàn)
-
串級(jí)PID控制原理及有點(diǎn)分析
串級(jí)計(jì)算機(jī)控制系統(tǒng)的典型結(jié)構(gòu)如下圖所示，系統(tǒng)中有兩個(gè)PID控制器，Gc2(s)稱為副調(diào)節(jié)器傳遞函數(shù)，包圍Gc2(s)的內(nèi)環(huán)稱為副回路。Gc1(s)稱為主調(diào)節(jié)器傳遞函數(shù)，包圍Gc1(s)的外環(huán)稱為主回咱。主調(diào)節(jié)器的輸出控制量u1作為
-
采用CPLD的MAX1032采樣控制的實(shí)現(xiàn)方法
采用CPLD的MAX1032采樣控制的實(shí)現(xiàn)方法
-
串級(jí)PID控制原理
串級(jí)計(jì)算機(jī)控制系統(tǒng)的典型結(jié)構(gòu)如下圖所示，系統(tǒng)中有兩個(gè)PID控制器，Gc2(s)稱為副調(diào)節(jié)器傳遞函數(shù)，包圍Gc2(s)的內(nèi)環(huán)稱為副回路。Gc1(s)稱為主調(diào)節(jié)器傳遞函數(shù)，包圍Gc1(s)的外環(huán)稱為主回咱。主調(diào)節(jié)器的輸出控制量u1作為
-
基于FPGA的A/D轉(zhuǎn)換采樣控制模塊的設(shè)計(jì)
摘要：本文采用FPGA器件EP1C6T144C8芯片代替單片機(jī)控制A/D轉(zhuǎn)換芯片ADC0809進(jìn)行采樣控制，整個(gè)設(shè)計(jì)用VHDL語言描述，在QuartusⅡ平臺(tái)下進(jìn)行軟件編程實(shí)現(xiàn)正確的A/D轉(zhuǎn)換的工作時(shí)序控制過程，并將采樣數(shù)據(jù)從二進(jìn)制轉(zhuǎn)化成B
-
基于FPGA的A/D轉(zhuǎn)換采樣控制模塊的設(shè)計(jì)
摘要：本文采用FPGA器件EP1C6T144C8芯片代替單片機(jī)控制A/D轉(zhuǎn)換芯片ADC0809進(jìn)行采樣控制，整個(gè)設(shè)計(jì)用VHDL語言描述，在QuartusⅡ平臺(tái)下進(jìn)行軟件編程實(shí)現(xiàn)正確的A/D轉(zhuǎn)換的工作時(shí)序控制過程，并將采樣數(shù)據(jù)從二進(jìn)制轉(zhuǎn)化成B
