<dfn id="scavy"><strike id="scavy"><object id="scavy"></object></strike></dfn>

<table id="scavy"><acronym id="scavy"></acronym></table>

門陣列

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

針對(duì)現(xiàn)場(chǎng)可編程門陣列（FPGA）的Libero IDE 8.4（Actel）

Actel公司宣布其Libero®集成開發(fā)環(huán)境(IDE)增添全新的功耗優(yōu)化和增強(qiáng)的設(shè)計(jì)創(chuàng)建功能。全新的LiberoIDE8.4針對(duì)基于Flash的IGLOO®、IGLOOPLUS和ProASIC®3L現(xiàn)場(chǎng)可編程門陣列(FPGA)，提供由1.14V至1.575V的FP

電子設(shè)計(jì)自動(dòng)化
2018-06-11

可編程現(xiàn)場(chǎng) 門陣列

<nav id="fqvli"><samp id="fqvli"><del id="fqvli"></del></samp></nav>