沒有阻抗控制的話,將引發(fā)相當(dāng)大的信號反射和信號失真,導(dǎo)致設(shè)計失敗。常見的信號,如PCI總線、PCI-E總線、USB、以太網(wǎng)、DDR內(nèi)存、LVDS信號等,均需要進(jìn)行阻抗控制。阻抗控制最終需要通過PCB設(shè)計實現(xiàn),對PCB板工藝也提出更高要求,經(jīng)過與PCB廠的溝通,并結(jié)合EDA軟件的使用,按照信號完整性要求去控制走線的阻抗。
1、電阻交流電流流過一個導(dǎo)體時,所受到的阻力稱為阻抗 (Impedance),符合為Z,單位還是Ω。此時的阻力同直流電流所遇到的阻力有差別,除了電阻 的阻力以外,還有感抗(XL)和容抗(XC)的阻力問題。為區(qū)別直
隨著電路設(shè)計日趨復(fù)雜和高速,如何保證各種信號(特別是高速信號)完整性,也就是保證信號質(zhì)量,成為難題。此時,需要借助傳輸線理論進(jìn)行分析,控制信號線的特征阻抗匹配成為關(guān)鍵,不嚴(yán)格的阻抗控制,將引發(fā)相當(dāng)大的信
隨著電路設(shè)計日趨復(fù)雜和高速,如何保證各種信號(特別是高速信號)完整性,也就是保證信號質(zhì)量,成為難題。此時,需要借助傳輸線理論進(jìn)行分析,控制信號線的特征阻抗匹配成為關(guān)鍵,不嚴(yán)格的阻抗控制,將引發(fā)相當(dāng)大的信
隨著電路設(shè)計日趨復(fù)雜和高速,如何保證各種信號(特別是高速信號)完整性,也就是保證信號質(zhì)量,成為難題。此時,需要借助傳輸線理論進(jìn)行分析,控制信號線的特征阻抗匹配成為關(guān)鍵,不嚴(yán)格的阻抗控制,將引發(fā)相當(dāng)大的