-
基于USB攝像頭的高速圖像采集技術(shù)
摘要：在圖像采集系統(tǒng)中，最核心的技術(shù)是實(shí)時(shí)圖像的采集和處理。圖像采集是進(jìn)行圖像處理、圖像壓縮、圖像識(shí)別的基礎(chǔ)，圖像的采集速度與質(zhì)量直接影響到系統(tǒng)的整體性能。因此對(duì)圖像采集系統(tǒng)的研究具有重要的現(xiàn)實(shí)意義和
-
基于ＦＰＧＡ技術(shù)的新型高速圖像采集
摘要：介紹了以FPGA為核心芯片的高速圖形采集系統(tǒng),圖形采集頻率可達(dá)13.5MHz。在該系統(tǒng)中,還采用了PHILIP公司最新推出的視頻A/D芯片SAA7111,將電視信號(hào)轉(zhuǎn)換成數(shù)字信號(hào),并由FPGA作為控制器將數(shù)字信號(hào)存入256KRAM,以便D
-
VHDL在高速圖像采集系統(tǒng)中的應(yīng)用設(shè)計(jì)
現(xiàn)代化生產(chǎn)和科學(xué)研究對(duì)圖像采集系統(tǒng)的要求日益提高。傳統(tǒng)的圖像采集卡速度慢、處理功能簡(jiǎn)單，不能很好地滿足特殊要求，因此，我們構(gòu)建了高速圖像采集系統(tǒng)。它主要包括圖像采集模塊、圖像低級(jí)處理模塊以及總線接口模
-
基于PEX8311 PCIE總線的高速圖像采集系統(tǒng)設(shè)計(jì)
摘要：針對(duì)傳統(tǒng)PCI總線帶寬低，不能傳輸高速視頻信號(hào)的缺陷，設(shè)計(jì)了使用芯片PEX8311為PCIExpress橋接芯片，采集傳輸CamLink接口相機(jī)圖像的硬件系統(tǒng)。對(duì)PEX8311芯片的特點(diǎn)及其工作模式，以及用狀態(tài)機(jī)在FPGA中實(shí)現(xiàn)對(duì)PE
-
VHDL在高速圖像采集系統(tǒng)中的應(yīng)用設(shè)計(jì)
現(xiàn)代化生產(chǎn)和科學(xué)研究對(duì)圖像采集系統(tǒng)的要求日益提高。傳統(tǒng)的圖像采集卡速度慢、處理功能簡(jiǎn)單，不能很好地滿足特殊要求，因此，我們構(gòu)建了高速圖像采集系統(tǒng)。它主要包括圖像采集模塊、圖像低級(jí)處理模塊以及總線接
-
業(yè)界首款PoE接口高速圖像采集卡
日前，凌華科技領(lǐng)先業(yè)界發(fā)布支持powerover Ethernet（PoE）供電型接口的高速圖像采集卡GIE62+。凌華科技GIE62+高速圖像采集卡支持PCI Express x4，提供兩組獨(dú)立的Gigabit Ethernet端口，可連接PoE接口的工業(yè)相機(jī)，傳
-
基于ARM和FPGA的嵌入式高速圖像采集存儲(chǔ)系統(tǒng)
基于ARM和FPGA的嵌入式高速圖像采集存儲(chǔ)系統(tǒng)
-
基于FPGA的高速圖像采集系統(tǒng)設(shè)計(jì)
在高速圖像采集系統(tǒng)中，CPU時(shí)鐘資源、I／O端口資源、傳輸單元等都成為系統(tǒng)的瓶頸。本系統(tǒng)采用FPGA+RAM+USB的設(shè)計(jì)：FPGA硬件采樣模塊，有效降低采樣時(shí)延和CPU時(shí)鐘資源；獨(dú)特的RAM時(shí)序控制與讀寫控制分離設(shè)計(jì)，增加了模塊之間的獨(dú)立性，降低了控制的復(fù)雜度；USB設(shè)計(jì)在實(shí)現(xiàn)高速率數(shù)據(jù)傳輸?shù)耐瑫r(shí)又具有低成本、易安裝等優(yōu)點(diǎn)。
-
基于FPGA的高速圖像采集系統(tǒng)設(shè)計(jì)
在高速圖像采集系統(tǒng)中，CPU時(shí)鐘資源、I／O端口資源、傳輸單元等都成為系統(tǒng)的瓶頸。本系統(tǒng)采用FPGA+RAM+USB的設(shè)計(jì)：FPGA硬件采樣模塊，有效降低采樣時(shí)延和CPU時(shí)鐘資源；獨(dú)特的RAM時(shí)序控制與讀寫控制分離設(shè)計(jì)，增加了模塊之間的獨(dú)立性，降低了控制的復(fù)雜度；USB設(shè)計(jì)在實(shí)現(xiàn)高速率數(shù)據(jù)傳輸?shù)耐瑫r(shí)又具有低成本、易安裝等優(yōu)點(diǎn)。
-
VHDL在高速圖像采集系統(tǒng)中的應(yīng)用設(shè)計(jì)
介紹高速圖像采集系統(tǒng)的硬件結(jié)構(gòu)及工作原理，講述FPGA在圖像采集與數(shù)據(jù)存儲(chǔ)部分的VHDL模塊設(shè)計(jì)，給出采集同步模塊的VHDL源程序。
