-
減少高速ADC系統(tǒng)中的數(shù)字反饋
消除模數(shù)轉(zhuǎn)換鏈路中的數(shù)字反饋可能是一個(gè)挑戰(zhàn)。在把數(shù)字輸出與模擬信號(hào)鏈路及編碼時(shí)鐘隔離開來的板級(jí)設(shè)計(jì)過程中，即使在極為謹(jǐn)慎的情況下，模數(shù)轉(zhuǎn)換器 (ADC) 輸出頻譜中也
-
3GSps超高速ADC系統(tǒng)設(shè)計(jì)解決方案
包含千兆采樣率ADC的系統(tǒng)設(shè)計(jì)會(huì)遇到許多復(fù)雜情況。面臨的主要挑戰(zhàn)包括時(shí)鐘驅(qū)動(dòng)、模擬輸入級(jí)和高速數(shù)字接口。本文探討了如何才能克服這些挑戰(zhàn)，并給出了在千兆赫茲的速度下進(jìn)
-
16位、100 kSPS逐次逼近型ADC系統(tǒng)
連接/參考器件 AD7988-1 16位、100 kSPS PulSAR ADC AD8641低功耗、軌到軌輸出精密單通道JFET運(yùn)算放大器 ADR435超低噪聲XFET 5.0 V基準(zhǔn)電壓源，具有吸電流和源電流
-
16位、300 kSPS低功耗逐次逼近型ADC系統(tǒng)解析
連接/參考器件AD7988-5 16位、500 kSPS PulSAR ADCOP1177精密、低噪聲、低輸入偏置電流運(yùn)算放大器ADR435超低噪聲XFET® 5.0 V基準(zhǔn)電壓源，具有吸電流和源電流能力評(píng)估和設(shè)計(jì)支持電路評(píng)估板CN-0305電路評(píng)估板(EVAL
-
多ADC系統(tǒng)的基準(zhǔn)電壓設(shè)計(jì)
多模/數(shù)轉(zhuǎn)換器(ADC)系統(tǒng)所能達(dá)到的精度直接取決于ADC的基準(zhǔn)電壓。舉例來講，醫(yī)療超聲成像系統(tǒng)通常會(huì)在其接收器的波束成形電路中包含大量的ADC，常常以16、24、32等為一組。要得到最高的波束精度，需要最大限度地減小
-
減少高速ADC系統(tǒng)中的數(shù)字反饋
本文解釋了數(shù)字反饋，并討論了一種新的創(chuàng)新性 ADC，這種 ADC 內(nèi)置了一些功能，在良好設(shè)計(jì)的布局也許不足以解決問題的情況下，這些功能可用來克服數(shù)字反饋。
-
基于DSP和CPLD技術(shù)的多路ADC系統(tǒng)的設(shè)計(jì)
介紹了基于DSP和CPLD技術(shù)，高精度多通道的ADC系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方案，利用簡(jiǎn)單的硬件電路和軟件編程，采用DSP和CPLD相結(jié)合的方法，動(dòng)態(tài)地設(shè)置采樣通道，控制模數(shù)轉(zhuǎn)換器MAX1162的數(shù)據(jù)采樣及傳輸。
-
基于DSP和CPLD技術(shù)的多路ADC系統(tǒng)的設(shè)計(jì)
介紹了基于DSP和CPLD技術(shù)，高精度多通道的ADC系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方案，利用簡(jiǎn)單的硬件電路和軟件編程，采用DSP和CPLD相結(jié)合的方法，動(dòng)態(tài)地設(shè)置采樣通道，控制模數(shù)轉(zhuǎn)換器MAX1162的數(shù)據(jù)采樣及傳輸。
-
基于DSP和CPLD技術(shù)的多路ADC系統(tǒng)的設(shè)計(jì)
介紹了基于DSP和CPLD技術(shù)，高精度多通道的ADC系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方案，利用簡(jiǎn)單的硬件電路和軟件編程，采用DSP和CPLD相結(jié)合的方法，動(dòng)態(tài)地設(shè)置采樣通道，控制模數(shù)轉(zhuǎn)換器MAX1162的數(shù)據(jù)采樣及傳輸。
-
基于AD9444的時(shí)間交叉采樣ADC系統(tǒng)
應(yīng)用AD9444的并采用AFB技術(shù)的四通道時(shí)間交叉采樣ADC系統(tǒng)在提高分辨率的同時(shí)，也提高了系統(tǒng)的采樣速率。
-
基于AD9444的時(shí)間交叉采樣ADC系統(tǒng)
應(yīng)用AD9444的并采用AFB技術(shù)的四通道時(shí)間交叉采樣ADC系統(tǒng)在提高分辨率的同時(shí)，也提高了系統(tǒng)的采樣速率。
