基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng)
Verilog HDL語(yǔ)言在FPGA/CPLD開發(fā)中的應(yīng)用
FPGA/CPLD設(shè)計(jì)思想與技巧簡(jiǎn)介
全國(guó)電子設(shè)計(jì)競(jìng)賽經(jīng)驗(yàn)之談
FPGA/CPLD中常見(jiàn)模塊設(shè)計(jì)精華集錦(一)
FPGA/CPLD中常見(jiàn)模塊設(shè)計(jì)精華集錦(一)
FPGA/CPLD中常見(jiàn)模塊設(shè)計(jì)精華集錦(一)
FPGA/CPLD常用的四種設(shè)計(jì)方法
CPLD與FPGA的用途及區(qū)別
基于Verilog簡(jiǎn)易UART的FPGA/CPLD實(shí)現(xiàn)