-
Altera通過早期使用計(jì)劃，讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢(shì)
Altera公司(NASDAQ: ALTR)今天發(fā)布其面向FPGA的OpenCL (開放計(jì)算語言)早期使用計(jì)劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開放標(biāo)準(zhǔn)，設(shè)計(jì)團(tuán)隊(duì)可以在高級(jí)C語言框架中面向FPGA設(shè)計(jì)他們自己的
-
Altera早期使用計(jì)劃讓客戶了解面向FPGA的OpenCL效能優(yōu)勢(shì)
Altera公司今天發(fā)布其面向FPGA的OpenCL (開放計(jì)算語言)早期使用計(jì)劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開放標(biāo)準(zhǔn)，設(shè)計(jì)團(tuán)隊(duì)可以在高級(jí)C語言框架中面向FPGA設(shè)計(jì)他們自己的系統(tǒng)和算法，大
-
Altera通過早期使用計(jì)劃，讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢(shì)
Altera公司(NASDAQ: ALTR)今天發(fā)布其面向FPGA的OpenCL (開放計(jì)算語言)早期使用計(jì)劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開放標(biāo)準(zhǔn)，設(shè)計(jì)團(tuán)隊(duì)可以在高級(jí)C語言框架中面向FPGA設(shè)計(jì)他們自己的
-
Altera早期使用計(jì)劃讓客戶了解面向FPGA的OpenCL效能優(yōu)勢(shì)
Altera公司今天發(fā)布其面向FPGA的OpenCL (開放計(jì)算語言)早期使用計(jì)劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開放標(biāo)準(zhǔn)，設(shè)計(jì)團(tuán)隊(duì)可以在高級(jí)C語言框架中面向FPGA設(shè)計(jì)他們自己的系統(tǒng)和算法，大
-
如何有效的管理FPGA設(shè)計(jì)中的時(shí)序問題
如何有效的管理FPGA設(shè)計(jì)中的時(shí)序問題
-
新工具提升ASIC設(shè)計(jì)驗(yàn)證效率及可靠性
通常情況下，在進(jìn)行開發(fā)時(shí)會(huì)遇到這些問題:一是時(shí)間和成本，兩者對(duì)開發(fā)周期都有一定的要求。尤其是對(duì)于需要團(tuán)隊(duì)合作共同進(jìn)行的大規(guī)模開發(fā)，其設(shè)計(jì)資源開銷比較大。二是可靠性，產(chǎn)品設(shè)計(jì)對(duì)設(shè)計(jì)師本身有要求。在傳統(tǒng)設(shè)計(jì)
-
大容量FPGA提升設(shè)計(jì)難度 應(yīng)用需求呈多樣化趨勢(shì)
低端產(chǎn)品對(duì)FPGA成本和功耗的要求會(huì)更加苛刻，高端產(chǎn)品對(duì)其性能要求會(huì)更高;集成RISC CPU的SOC FPGA芯片應(yīng)用會(huì)更加廣泛。FPGA容量的不斷增大會(huì)帶來很多好處，比如產(chǎn)品的功能更多、集成度更高、通信系統(tǒng)的帶寬更大、端口
-
Altera開發(fā)最新IP內(nèi)核芯片 降低FPGA設(shè)計(jì)復(fù)雜性
Altera公司的40-Gbps以太網(wǎng)（40GbE）和100-Gbps以太網(wǎng)（100GbE）知識(shí)產(chǎn)權(quán)（IP）內(nèi)核芯片能夠高效的構(gòu)建需要大吞吐量標(biāo)準(zhǔn)以太網(wǎng)連接的系統(tǒng)，包括，芯片至光模塊、芯片至芯片以及背板應(yīng)用等。介質(zhì)訪問控制（MAC）和物理
-
如何學(xué)習(xí)FPGA
掌握FPGA可以找到一份很好的工作，對(duì)于有經(jīng)驗(yàn)的工作人員，使用FPGA可以讓設(shè)計(jì)變得非常有靈活性。掌握了FPGA設(shè)計(jì)，單板硬件設(shè)計(jì)就非常容易(不是系統(tǒng)設(shè)計(jì))，特別是上大學(xué)時(shí)如同天書的邏輯時(shí)序圖，看起來就非常親切。但
-
FPGA設(shè)計(jì)者的5項(xiàng)基本功
記得《佟林傳》里，佟林練的基本功是“繞大樹、解皮繩”，然后才練成了什么“鬼影隨行、柳葉綿絲掌”。 在我看來，成為一名說得過去的FPGA設(shè)計(jì)者，需要練好5項(xiàng)基本功：仿真、綜合、時(shí)序分析、調(diào)
-
FPGA設(shè)計(jì)者的5項(xiàng)基本功
FPGA設(shè)計(jì)者的5項(xiàng)基本功
-
MP3數(shù)字播放機(jī)系統(tǒng)的FPGA設(shè)計(jì)介紹
MP3數(shù)字播放機(jī)系統(tǒng)的FPGA設(shè)計(jì)介紹
-
Altera以太網(wǎng)路IP核心 降低FPGA設(shè)計(jì)難度
Altera推出40Gbit/s乙太網(wǎng)路(40GbE)和100Gbit/s乙太網(wǎng)路(100GbE)矽智財(cái)(IP)核心產(chǎn)品。這些核心能高效率的建構(gòu)需大傳輸量標(biāo)準(zhǔn)乙太網(wǎng)路連接的系統(tǒng)，包括晶片至光模組、晶片至晶片及背板應(yīng)用等。Altera媒體存取控制(MAC
-
工程師分析實(shí)例，帶你走近Xilinx FPGA設(shè)計(jì)
工程師分析實(shí)例，帶你走近Xilinx FPGA設(shè)計(jì)
-
用Synplify Premier加快FPGA設(shè)計(jì)時(shí)序收斂
傳統(tǒng)的綜合技術(shù)越來越不能滿足當(dāng)今采用 90 納米及以下工藝節(jié)點(diǎn)實(shí)現(xiàn)的非常大且復(fù)雜的 FPGA 設(shè)計(jì)的需求了。問題是傳統(tǒng)的 FPGA 綜合引擎是基于源自 ASIC 的方法，如底層規(guī)劃、區(qū)域內(nèi)優(yōu)化 (IPO,In-place Optimization) 以
-
FPGA設(shè)計(jì)方案
隨著社會(huì)的發(fā)展和信息時(shí)代對(duì)各類信息快速發(fā)布的需要， 許多政府部門和企事業(yè)單位從提高自身形象和信息規(guī)范化管理考慮， 廣泛采用LED 電子顯示屏顯示產(chǎn)品， 此類多媒體顯示系統(tǒng)通過一定的控制方式，用于顯示文字、圖形
-
FPGA設(shè)計(jì)方案
隨著社會(huì)的發(fā)展和信息時(shí)代對(duì)各類信息快速發(fā)布的需要， 許多政府部門和企事業(yè)單位從提高自身形象和信息規(guī)范化管理考慮， 廣泛采用LED 電子顯示屏顯示產(chǎn)品， 此類多媒體顯示系統(tǒng)通過一定的控制方式，用于顯示文字、圖形
-
EDA技術(shù)與FPGA技術(shù)設(shè)計(jì)應(yīng)用
21世紀(jì)是信息產(chǎn)業(yè)主導(dǎo)的知識(shí)經(jīng)濟(jì)時(shí)代，信息領(lǐng)域正在發(fā)生一場(chǎng)巨大變革，其先導(dǎo)力量和決定性因素正是微電子技術(shù)'>集成電路。片的日益成熟，特別是深亞微米(DSM，DeepSub-Mron)和超深亞微米(VDSM，Very Deep Sub-Micron
-
FPGA設(shè)計(jì)及調(diào)試問題分析
現(xiàn)代科技對(duì)系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測(cè)試性就變得很重要。要獲得的FPGA內(nèi)部信號(hào)十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變
-
FPGA設(shè)計(jì)及調(diào)試問題分析
FPGA設(shè)計(jì)及調(diào)試問題分析
