<rp id="8r4pr"><meter id="8r4pr"></meter></rp>

SIGNALING

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

基于FPGA的數(shù)字電子鐘設(shè)計(jì)

摘要：采用FPGA進(jìn)行的數(shù)字電路設(shè)計(jì)具有更大的靈活性和通用性，已成為目前數(shù)字電路設(shè)計(jì)的主流方法之一。本文給出一種基于FPGA的數(shù)字鐘設(shè)計(jì)方案。該方案采用VHDL設(shè)計(jì)底層模塊，采用電路原理圖設(shè)計(jì)頂層系統(tǒng)。整個(gè)系統(tǒng)在

電子設(shè)計(jì)自動(dòng)化
2014-05-18

FPGA 數(shù)字電子鐘 SIGNALING 仿真