VERILOGHDL語言

關(guān)注0人關(guān)注

我要報(bào)錯(cuò)

基于VerilogHDL語言的FIR數(shù)字濾波器設(shè)計(jì)與實(shí)現(xiàn)

　隨著現(xiàn)場可編程門陣列的廣泛應(yīng)用，對其進(jìn)行靈活的重新配置的研究也越來越多。目前絕大多數(shù)FPGA都是基于查找表LUT（Look UP Table）的技術(shù)，采用SRAM工藝生產(chǎn)。這種工藝的FPGA有兩層結(jié)構(gòu)，上層為配置存儲器，下層是

通信技術(shù)
2012-08-21

數(shù)字濾波器設(shè)計(jì) VERILOGHDL語言 FIR數(shù)字濾波器 OV

<b id="zzaz3"></b>

<thead id="zzaz3"></thead>

<thead id="zzaz3"></thead>

<ul id="zzaz3"><th id="zzaz3"></th></ul>