-
基于FPGA的Viterbi譯碼器設(shè)計及實現(xiàn)
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時，它比其它概率譯碼算法效率更高、速度更
-
基于FPGA的Viterbi譯碼器設(shè)計及實現(xiàn)
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時，它比其它概率譯碼算法效率更高、速度更
-
HDTV接收機呂Viterbi譯碼器的FPGA實現(xiàn)
高清晰度數(shù)字電視（HDTV）技術(shù)是當今世界上最先進的圖像壓縮編碼技術(shù)和數(shù)字通信技術(shù)的結(jié)合。它代表一個國的科技綜合實力，蘊藏著巨大的市場潛力。數(shù)字電視地面廣播編碼正交頻分復(fù)用（CMOFDM）傳輸系統(tǒng)以其較強的抗多
-
基于FPGA的Viterbi譯碼器設(shè)計
摘要：卷積碼及其Viterbi譯碼是現(xiàn)代通信系統(tǒng)中常用的一種信道編碼方法。文中介紹了Viterbi譯碼算法的原理，分析了Viterbi譯碼器的結(jié)構(gòu)，然后用Verilog語言設(shè)計了一種基于Altera公司的EP3C120F780C8芯片的(2，l，7)Vi
