WISHBONE
關(guān)注人關(guān)注
我要報錯
Wishbone總線最先是由Silicore公司提出，己被移交給OpenCores組織維護，它通過在IP核之間建立一個通用接口完成互連。可以用于在軟核、固核以及硬核之間進(jìn)行互聯(lián)。
-
基于WISHBONE總線的FLASH閃存接口設(shè)計
-
基于Wishbone和端點IP的PCIE接口設(shè)計
摘要：介紹了FPGA內(nèi)嵌的PCI Express硬核端點模塊和Wishbone片上總線規(guī)范。應(yīng)用VHDL語言，編程實現(xiàn)了Wishbone總線的主從端口，以及TLP包的編碼和解碼功能。在FPGA上運行程序并使用Chipscope測試時序波形，驗證了接口數(shù)
-
基于Wishbone片上總線的PCI Bridge核的研究和應(yīng)
討論了PCI主橋的應(yīng)用和Wishbone片上總線技術(shù)，詳細(xì)介紹了基于Wishbone總線的PCI Bridge核的功能、內(nèi)部結(jié)構(gòu)和操作方式。實驗證明，在PCI系統(tǒng)中使用PCI Bridge核進(jìn)行開發(fā)設(shè)計，電路簡潔，使用方便靈活。
