verifier

關注人關注

我要報錯

MathWorks發(fā)布HDL Verifier中的新功能

近日，MathWorks發(fā)布了DL Verifier中的新功能，用來加快 FPGA 在環(huán)(FIL)驗證，利用新的功能，可以更快地與 FPGA 板通信，實現更高的仿真時鐘頻率

電子設計自動化
2016-12-21

hdl verifier fpgi fil
MathWorks加快 FPGA 在環(huán)驗證

MathWorks今日發(fā)布了HDL Verifier中的新功能，用來加快 FPGA 在環(huán)(FIL)驗證。利用新的 FIL 功能，可以更快地與 FPGA 板通信，實現更高的仿真時鐘頻率。

模擬
2016-12-15

FPGA mathworks hdl verifier