Intel公開(kāi)三項(xiàng)全新封裝技術(shù)：靈活、高能集成多芯片

在本周舊金山舉辦的SEMICON West大會(huì)上，Intel介紹了三項(xiàng)全新的先進(jìn)芯片封裝技術(shù)，并推出了一系列全新基礎(chǔ)工具，包括EMIB、Foveros技術(shù)相結(jié)合的創(chuàng)新應(yīng)用，新的全方位互連(ODI)技術(shù)等。

作為芯片制造過(guò)程的最后一步，封裝在電子供應(yīng)鏈中看似不起眼，卻一直發(fā)揮著極為關(guān)鍵的作用。作為處理器和主板之間的物理接口，封裝為芯片的電信號(hào)和電源提供著陸，尤其隨著行業(yè)的進(jìn)步和變化，先進(jìn)封裝的作用越來(lái)越凸顯。

另一方面，半導(dǎo)體工藝和芯片架構(gòu)的日益復(fù)雜，傳統(tǒng)SoC二維單芯片思路已經(jīng)逐漸行不通，chiplet多個(gè)小芯片封裝成為大勢(shì)所趨。

Intel正是利用先進(jìn)技術(shù)，將芯片和小芯片封裝在一起，達(dá)到SoC的性能，而異構(gòu)集成技術(shù)提供了前所未有的靈活性，能夠混搭各種IP和工藝、不同的內(nèi)存和I/O單元，Intel的垂直集成結(jié)構(gòu)在異構(gòu)集成時(shí)代尤其獨(dú)具優(yōu)勢(shì)。

Intel此次公布的三項(xiàng)全新封裝技術(shù)分別是：

一、Co-EMIB

利用利用高密度的互連技術(shù)，將EMIB(嵌入式多芯片互連橋接) 2D封裝和Foveros 3D封裝技術(shù)結(jié)合在一起，實(shí)現(xiàn)高帶寬、低功耗，以及相當(dāng)有競(jìng)爭(zhēng)力的I/O密度。

Co-EMIB能連接更高的計(jì)算性能和能力，讓兩個(gè)或多個(gè)Foveros元件互連從而基本達(dá)到SoC性能，還能以非常高的帶寬和非常低的功耗連接模擬器、內(nèi)存和其他模塊。

Foveros 3D封裝是Intel在今年初的CES上提出的全新技術(shù)，首次為CPU處理器引入3D堆疊設(shè)計(jì)，可以實(shí)現(xiàn)芯片上堆疊芯片，而且能整合不同工藝、結(jié)構(gòu)、用途的芯片，相關(guān)產(chǎn)品將從2019年下半年開(kāi)始陸續(xù)推出。

二、ODI

ODI全程Omni-Directional Interconnect，也就是全方位互連技術(shù)，為封裝中小芯片之間的全方位互連通信提供了更大的靈活性。

ODI封裝架構(gòu)中，頂部的芯片可以像EMIB下一樣，與其他小芯片進(jìn)行水平通信，還可以像Foveros下一樣，通過(guò)硅通孔(TSV)與下面的底部裸片進(jìn)行垂直通信。

ODI利用更大的垂直通孔，直接從封裝基板向頂部裸片供電，比傳統(tǒng)硅通孔更大、電阻更低，因而可提供更穩(wěn)定的電力傳輸，同時(shí)通過(guò)堆疊實(shí)現(xiàn)更高的帶寬和更低的時(shí)延。

此外，這種方法減少了基底芯片所需的硅通孔數(shù)量，為有源晶體管釋放更多的面積，并優(yōu)化了裸片的尺寸。

三、MDIO

基于高級(jí)接口總線(AIB)物理層互連技術(shù)，Intel發(fā)布了這種名為MDIO的全新裸片間接口技術(shù)。

MDIO技術(shù)支持對(duì)小芯片IP模塊庫(kù)的模塊化系統(tǒng)設(shè)計(jì)，能效更高，響應(yīng)速度和帶寬密度可以是AIB技術(shù)的兩倍以上。

Intel強(qiáng)調(diào)，這些全新封裝技術(shù)將與Intel的制程工藝相結(jié)合，成為芯片架構(gòu)師的創(chuàng)意調(diào)色板，自由設(shè)計(jì)創(chuàng)新產(chǎn)品。

Foveros封裝流程圖解：

小芯片與晶圓結(jié)合

小芯片與晶圓底部填充

晶圓成模

成模與小芯片稀薄

硅通孔露出

互連鍍層

回流焊接

Foveros堆棧成型

EMIB互連

HBM顯存與收發(fā)器

Foveros堆棧連接

ODI封裝主要特性圖解：

小芯片硅通孔裸片

有機(jī)封裝

裸片間高帶寬低延遲通信

硅通孔裸片面積最小化

封裝直接供電

靈活設(shè)計(jì)