硬盤(pán)大佬也玩CPU！西部數(shù)據(jù)公布RISC-V自研架構(gòu)SweRV及開(kāi)源指令集模擬器

消息，本周，西部數(shù)據(jù)（Western Digital）針對(duì)其去年推出的RISC-V處理器計(jì)劃發(fā)布了三項(xiàng)重要公告，公布了基于RISC-V指令集的自研通用架構(gòu)SweRV和開(kāi)源的SweRV指令集模擬器（ISS），以及基于以太網(wǎng)OmniXtend的緩存一致性技術(shù)。西部數(shù)據(jù)預(yù)計(jì)硬件和軟件將用于大數(shù)據(jù)和快速數(shù)據(jù)應(yīng)用的各種解決方案，包括閃存控制器和SSD。

西部數(shù)據(jù)的SweRV架構(gòu)是一個(gè)32bit順序執(zhí)行架構(gòu)，具有雙向超標(biāo)量設(shè)計(jì)和9級(jí)流水線(xiàn)，采用28nm工藝技術(shù)實(shí)現(xiàn)，運(yùn)行頻率高達(dá)1.8GHz，可提供4.9 CoreMark/MHz的模擬性能，略高于Arm的Cortex A15架構(gòu)。西部數(shù)據(jù)將從2019年第一季度開(kāi)始將其作為開(kāi)源產(chǎn)品提供給第三方，希望通過(guò)第三方的使用，推動(dòng)硬件和軟件開(kāi)發(fā)人員最終采用RISC-V指令集。

同時(shí)西部數(shù)據(jù)還推出了開(kāi)源的SweRV指令集模擬器（ISS）。該程序使軟件設(shè)計(jì)人員能夠在SweRV內(nèi)核上模擬其代碼的執(zhí)行，簡(jiǎn)化程序的開(kāi)發(fā)，這對(duì)于推動(dòng)RISC-V的采用非常重要。

除了自己的處理器架構(gòu)和指令集模擬器外，西部數(shù)據(jù)還推出了與SiFive共同開(kāi)發(fā)的OmniXtend緩存一致性技術(shù)，該技術(shù)可實(shí)現(xiàn)以太網(wǎng)上的緩存一致性。西部數(shù)據(jù)希望這一技術(shù)可以為處理器附加非易失性?xún)?nèi)存，但同時(shí)表示這種以?xún)?nèi)存為中心的架構(gòu)也可用于CPU、GPU、FPGA和機(jī)器學(xué)習(xí)加速器等其他組件。

西部數(shù)據(jù)沒(méi)有公開(kāi)OmniXtend可提供的最大帶寬，但是應(yīng)該不會(huì)比現(xiàn)有的各版本以太網(wǎng)慢。雖然OmniXtend是開(kāi)源的，并且可供各方使用，但上述組件（加速器和處理器等）的開(kāi)發(fā)人員是否真正決定使用OmniXtend當(dāng)然還有待觀(guān)察。