西部數(shù)據(jù)公布公布基于RISC-V的SweRV和開源的SweRV指令集模擬器

本周，西部數(shù)據(jù)（Western Digital）針對其去年推出的RISC-V處理器計劃發(fā)布了三項重要公告，公布了基于RISC-V指令集的自研通用架構(gòu)SweRV和開源的SweRV指令集模擬器（ISS），以及基于以太網(wǎng)OmniXtend的緩存一致性技術(shù)。西部數(shù)據(jù)預(yù)計硬件和軟件將用于大數(shù)據(jù)和快速數(shù)據(jù)應(yīng)用的各種解決方案，包括閃存控制器和SSD。

西部數(shù)據(jù)的SweRV架構(gòu)是一個32bit順序執(zhí)行架構(gòu)，具有雙向超標量設(shè)計和9級流水線，采用28nm工藝技術(shù)實現(xiàn)，運行頻率高達1.8GHz，可提供4.9 CoreMark/MHz的模擬性能，略高于Arm的Cortex A15架構(gòu)。西部數(shù)據(jù)將從2019年第一季度開始將其作為開源產(chǎn)品提供給第三方，希望通過第三方的使用，推動硬件和軟件開發(fā)人員最終采用RISC-V指令集。

同時西部數(shù)據(jù)還推出了開源的SweRV指令集模擬器（ISS）。該程序使軟件設(shè)計人員能夠在SweRV內(nèi)核上模擬其代碼的執(zhí)行，簡化程序的開發(fā)，這對于推動RISC-V的采用非常重要。

除了自己的處理器架構(gòu)和指令集模擬器外，西部數(shù)據(jù)還推出了與SiFive共同開發(fā)的OmniXtend緩存一致性技術(shù)，該技術(shù)可實現(xiàn)以太網(wǎng)上的緩存一致性。西部數(shù)據(jù)希望這一技術(shù)可以為處理器附加非易失性內(nèi)存，但同時表示這種以內(nèi)存為中心的架構(gòu)也可用于CPU、GPU、FPGA和機器學(xué)習(xí)加速器等其他組件。

西部數(shù)據(jù)沒有公開OmniXtend可提供的最大帶寬，但是應(yīng)該不會比現(xiàn)有的各版本以太網(wǎng)慢。雖然OmniXtend是開源的，并且可供各方使用，但上述組件（加速器和處理器等）的開發(fā)人員是否真正決定使用OmniXtend當(dāng)然還有待觀察。