Altera FGPA首推硬核浮點DSP 縮短設計開發(fā)流程

DSP，也稱數(shù)字信號處理器，是一種特別適合于進行數(shù)字信號處理運算的微處理器，其主要應用是實時快速地實現(xiàn)各種數(shù)字信號處理算法。為了滿足數(shù)據(jù)中心、天氣、雷達等實時運算處理，FPGA中集成DSP非常普遍。傳統(tǒng)的方法是使用定點乘法器和FPGA邏輯來實現(xiàn)浮點功能，不僅耗費大量FPGA的資源，還由于時序瓶頸，導致DSP性能受限，而且由于驗證需要大量時間，使得產品的開發(fā)周期大大延長。

首席DSP產品規(guī)劃經(jīng)理Michael Parker

Altera獨辟蹊徑，首次在FPGA中集成了硬核IEEE 754兼容浮點運算功能的DSP。“這釋放了FPGA邏輯模塊，極大的提高了設計人員的效能，和傳統(tǒng)FPGA相比，產品上市時間可以縮短6—12個月。” Altera首席DSP產品規(guī)劃經(jīng)理Michael Parker告訴21ic記者。

集成硬核DSP后的優(yōu)勢

硬核浮點DSP模塊集成在正在發(fā)售的Altera 20 nm Arria 10 FPGA和SoC中，也集成在14 nm Stratix 10 FPGA和SoC中。集成硬核浮點DSP模塊結合先進的高級工具流程，客戶可以使用Altera的FPGA和SoC來滿足越來越高的大計算量應用需求，例如高性能計算 (HPC)、雷達、科學和醫(yī)療成像等。

通過在FPGA中集成硬核DSP模塊，可以大幅提升FPGA每瓦效能，同時可以在一定程度上替代GPU、CPU。

Michael Parker表示：“FPGA的特點就是功耗低，然后又增加了硬核浮點運算的能力。它每瓦的功耗，或者是每個槽的功耗都是比較低的。我覺得FPGA未來肯定會取代很多高端的DSP處理器。然后，它也可以取代一些GPU，因為它在功耗方面，在時延方面，在連接到網(wǎng)絡的便利性方面，它都擁有優(yōu)勢。另外的話，F(xiàn)PGA被設計為可以在高溫下工作。對于軟件編程人員來說也是一個福音，就是使用了我們的軟件以后，他可以更傾向于使用這種浮點的，不傾向于用定點的?，F(xiàn)在有了這些工具以后對他們來說也是很大的好處。”

硬核浮點DSP模塊集成在正在發(fā)售的Altera 20 nm Arria 10 FPGA和SoC中，也集成在14 nm Stratix 10 FPGA和SoC中。含在Arria 10和Stratix 10器件中的硬核單精度浮點DSP模塊基于Altera創(chuàng)新的精度可調DSP體系結構。傳統(tǒng)的方法使用定點乘法器和FPGA邏輯來實現(xiàn)浮點功能，而Altera的硬核浮點DSP與此不同，幾乎不使用現(xiàn)有FPGA浮點計算所需要的邏輯資源，從而提高了資源效率。這一革命性的技術支持Altera在Arria 10器件中實現(xiàn)1.5 TeraFLOP (每秒浮點運算次數(shù))的DSP性能，而在Stratix 10器件中DSP性能則高達10 TeraFLOP。DSP設計人員可以選擇定點或者浮點模式，浮點模塊與現(xiàn)有設計后向兼容。

這一浮點計算單元包括了乘法器和加法器，與現(xiàn)有精度可調定點模式實現(xiàn)了無縫集成。這提供了1:1的浮點乘法器和加法器，可以獨立用作乘加器或者乘法累加器。設計人員仍然可以在其當前設計中使用所有定點DSP處理特性，基于優(yōu)異的數(shù)字保真和動態(tài)范圍，根據(jù)需要很容易將全部設計或者部分設計更新到單精度浮點。IEEE 754浮點所有復數(shù)都位于DSP模塊的硬核邏輯中，因此，不會占用可編程邏輯，即使是100%的使用了DSP模塊，浮點也支持定點設計中相似的時鐘速率。

為了方便工程師進行開發(fā)設計，Altera也提供了很多工具支持。

Michael Parker介紹說:“設計人員可以在各種設計流程中使用浮點FPGA特性。例如，硬件設計人員可能只需要一些浮點算術函數(shù)或者FFT內核，這可以使用目前就有的Altera MegaCore功能。對于硬件或者系統(tǒng)工程師，Altera還提供基于模型的流程，使用了其DSP Builder高級模塊庫，以及來自MathWorks的MATLAB和Simulink工具。這一工具流程支持工程師完全在MathWork環(huán)境中進行設計、仿真并實現(xiàn)，自然支持線性代數(shù)應用的矢量需求。同時，對于GPU設計人員，正如前面所提到的，OpenCL可以訪問FPGA，這不需要非常熟悉FPGA體系結構。

目前可以提供所有這些工具流程，支持大部分Altera FPGA系列。使用Altera的Quartus II軟件14.1版，面向Arria 10 FPGA進行重新編譯，無縫映射到硬核浮點DSP模塊中，充分發(fā)揮了自然浮點FPGA的巨大優(yōu)勢。”