VLT技術(shù)顛覆傳統(tǒng)DRAM結(jié)構(gòu)

DRAM的結(jié)構(gòu)可謂是簡(jiǎn)單高效，每一個(gè)bit只需要一個(gè)晶體管另加一個(gè)電容。但是電容不可避免的存在漏電現(xiàn)象，如果電荷不足會(huì)導(dǎo)致數(shù)據(jù)出錯(cuò)，因此電容必須被周期性的刷新，這也是DRAM的一大特點(diǎn)。而且電容的充放電需要一個(gè)過(guò)程，刷新頻率不可能無(wú)限提升，這就導(dǎo)致DRAM的頻率很容易達(dá)到上限，即便有先進(jìn)工藝的支持也收效甚微。Koilpass發(fā)布VLT技術(shù)，采用無(wú)電容結(jié)構(gòu)，顛覆傳統(tǒng)一個(gè)晶體管+一個(gè)電容器的DRAM存儲(chǔ)單元結(jié)構(gòu)。

無(wú)電容結(jié)構(gòu)改變傳統(tǒng)DRAM結(jié)構(gòu)

DRAM基本原理是利用電容內(nèi)存儲(chǔ)電荷的多寡來(lái)代表0和1，使用二進(jìn)制來(lái)表示內(nèi)存的最小單位。DRAM 利用MOS管的柵電容上的電荷來(lái)存儲(chǔ)信息，一個(gè)DRAM的存儲(chǔ)單元存儲(chǔ)的是0還是1取決于電容是否有電荷，有電荷代表1，無(wú)電荷代表0。但時(shí)間一長(zhǎng)，由于柵極漏電，代表1的電容會(huì)放電，代表0的電容會(huì)吸收電荷，這樣會(huì)造成數(shù)據(jù)丟失，因此需要一個(gè)額外設(shè)電路進(jìn)行內(nèi)存刷新操作。刷新操作定期對(duì)電容進(jìn)行檢查，若電量大于滿電量的1/2，則認(rèn)為其代表1，并把電容充滿電;若電量小于 1/2，則認(rèn)為其代表0，并把電容放電，藉此來(lái)保持?jǐn)?shù)據(jù)的連續(xù)性。

Kilopass的VLT采用無(wú)電容結(jié)構(gòu)，通過(guò)垂直方式實(shí)現(xiàn)晶閘管架構(gòu)，從而使存儲(chǔ)單元更加緊湊。緊湊的結(jié)構(gòu)加上所需的物理器件，構(gòu)造出制造工藝簡(jiǎn)單的交叉點(diǎn)內(nèi)存，這將帶來(lái)一項(xiàng)與DDR標(biāo)準(zhǔn)兼容，并且比當(dāng)前頂尖的20納米DRAM制造成本低45%的新技術(shù)。

(Kilopass Technology首席執(zhí)行官 Charlie Cheng)

Kilopass Technology首席執(zhí)行官Charlie Cheng在本次活動(dòng)中介紹道：“自2010年以來(lái)DRAM技術(shù)已放緩了前進(jìn)的腳步，DRAM技術(shù)受制于電容結(jié)構(gòu)的影響將停滯于10nm以上的工藝，無(wú)法進(jìn)步一縮小尺寸，但是20nm工藝上的電容器還存在著電容量太小的問(wèn)題，VLT技術(shù)打破了傳統(tǒng)的DRAM電容式結(jié)構(gòu)，適合在現(xiàn)有的溝槽工藝中使用，無(wú)需任何電容。”

也正是VLT技術(shù)的無(wú)電容結(jié)構(gòu)使得其不需要進(jìn)行內(nèi)存刷新操作，不受電容結(jié)構(gòu)的漏電、高功率的影響，并在120度高溫下熱可改善功耗。VLT技術(shù)存儲(chǔ)技術(shù)無(wú)需任何新材料，可以做到與邏輯CMOS工藝100%兼容。“0”“1”之間的信號(hào)區(qū)別高達(dá)108倍。該技術(shù)現(xiàn)已通過(guò)30多種測(cè)試程序，并在20nm—31nm工藝上通過(guò)驗(yàn)證，214種不同的VLT參數(shù)變化，可提高產(chǎn)品良率，降低成本。

助力云計(jì)算、服務(wù)器DRAM市場(chǎng)發(fā)展

未來(lái)隨著PC、手機(jī)等方面的市場(chǎng)需求向云計(jì)算/服務(wù)器等市場(chǎng)轉(zhuǎn)移，這種趨勢(shì)推動(dòng)了云計(jì)算/服務(wù)器DRAM市場(chǎng)的發(fā)展。有報(bào)告預(yù)計(jì)，從2014年到2019年間的DRAM市場(chǎng)復(fù)合年增長(zhǎng)率將達(dá)到9%，該數(shù)據(jù)表明DRAM市場(chǎng)的增長(zhǎng)速度將快于整個(gè)芯片市場(chǎng)增長(zhǎng)。然而當(dāng)前的DRAM技術(shù)用于該市場(chǎng)領(lǐng)域面臨著功耗太高的問(wèn)題。

晶閘管在電學(xué)上等效于一對(duì)交叉耦合的雙極型晶體管。若采用較小的晶體管來(lái)降低功耗，則會(huì)使得漏電流增大，且較小的電容器結(jié)構(gòu)擁有更少的電容量，這將導(dǎo)致兩次刷新之間的間隔時(shí)間必須縮短。由于刷新周期頻率的加快，16Gb DDR DRAM中高達(dá)20%的原始帶寬將丟失，這給多核/多線程服務(wù)器中的CPU帶來(lái)負(fù)擔(dān)，使CPU必須擠壓每一點(diǎn)兒性能來(lái)保持系統(tǒng)競(jìng)爭(zhēng)力。

由于VLT技術(shù)中不包含電容，使得這種結(jié)構(gòu)非常適合存儲(chǔ)器。與當(dāng)前基于電容的DRAM相比，VLT不需要復(fù)雜且高功耗的刷新周期，基于VLT的DDR4 DRAM將待機(jī)功耗降低了10倍，可降低到50fA/bit以下，且仍將性能提高15%，適合發(fā)展計(jì)算/服務(wù)器DRAM技術(shù)。最為關(guān)鍵的是，VLT避開了傳統(tǒng)DRAM制造中最大的挑戰(zhàn)，即溝電容的制造，從而規(guī)避了相關(guān)的專利沖突。