從功能上來看，數(shù)字集成電路內部可以分為數(shù)據通路(Data-path，也稱為數(shù)據路徑)和控制邏輯兩大部分。這兩大部分都是由大量的時序邏輯電路集成的，而且絕大部分都是同步的時序電路，因為時序電路被多個觸發(fā)器或寄存器分成若干節(jié)點，而這些觸發(fā)器在時鐘的控制下會按同樣的節(jié)拍來工作，可以簡化設計。在長期的設計過程中，已經積累了很多標準的通用單元，比如選擇器(也叫多路器，可以從多個輸入數(shù)據中選一個輸出)、比較器(用于比較兩個數(shù)的大小)、加法器、乘法器、移位寄存器等等，這些單元電路形狀規(guī)則，便于集成(這也是數(shù)字電路在集成電路中得到更好的發(fā)展的原因)。這些單元按設計要求連接在一起，形成數(shù)據通路，待處理的數(shù)據從輸入端經過這條通路到輸出端，便得到處理后的結果。同時，還需要由專門設計的控制邏輯，控制數(shù)據通路的各組成部件，按各自的功能要求和特定的時序關系和來配合工作。
數(shù)字集成電路產品的種類很多，若按電路結構來分，可分成TTL和MOS 兩大系列。TTL 數(shù)字集成電路是利用電子和空穴兩種載流子導電的，所以又叫做雙極性電路。MOS 數(shù)字集成電路是只用一種載流子導電的電路，其中用電子導電的稱為NMOS 電路;用空穴導電的稱為PMOS 電路:如果是用NMOS 及PMOS 復合起來組成的電路，則稱為CMOS 電路。CMOS 數(shù)字集成電路與TTL 數(shù)字集成電路相比，有許多優(yōu)點，如工作電源電壓范圍寬，靜態(tài)功耗低，抗干擾能力強，輸入阻抗高，成本低，等等。因而， CMOS 數(shù)字集成電路得到了廣泛的應用。數(shù)字集成電路品種繁多，包括各種門電路、觸發(fā)器、計數(shù)器、編譯碼器、存儲器等數(shù)百種器件。
①不允許在超過極限參數(shù)的條件下工作。電路在超過極限參數(shù)的條件下工 作，就可能工作不正常，且容 易引起損壞。TTL集成電路的電源電壓允許變化范圍比較窄，一般在4.5～5.5V之間，因此必須使用+5V穩(wěn) 壓電源;CM0S集成電路的工作電源電壓范圍比較寬，有較大的選擇余地。選擇電源電壓時，除首先考慮到 要避免超過極限電源電壓外，還要注意到，電源電壓的高低會影響電路的工作頻率等性能。電源電壓低， 電路工作頻率會下降或增加傳輸延遲時間。例如CM0S觸發(fā)器，當電源電壓由+15V下降到十3V時，其最高 工作頻率將從10MHz下降到幾十千赫。②電源電壓的極性千萬不能接反，電源正負極顛倒、接錯，會因為過大電流而造成器件損壞。
③CM0S電路要求輸人信號的幅度不能超過VDD～VSS，即滿足VSS=V1=VDD。當 CM0S電路輸入端施加的電 壓過高(大于電源電壓)或過低(小于0V)，或者電源電壓突然變化時，電路電流可能會迅速增大，燒壞器件，這種現(xiàn)象稱為可控硅效應。預防可控硅效應的措施 主要有：·輸入端信號幅度不能大于VDD和小于0V;·消除電源上的干擾;·在條件允許的情況下，盡可能降低電源電壓，如果電路工作頻率比較低，用+5V電源供電最好;·對使用的電源加限流措施，使電源電流被限制在30mA以內。④對多余輸人端的處理。對于CM0S電路，多余的輸人端不能懸空，否則，靜電感應產生的高壓容易引起 器件損壞，這些多余的輸人端應該接yDD或yss，或與其他正使用的輸人端并聯(lián)。這3種處置方法，應根據 實際情況而定。對于TTL電路，對多余的輸人端允許懸空，懸空時，該端的邏輯輸入狀態(tài)一般都作為“1”對待，雖然 懸 空相當于高電平，并不影響與門、與非門的邏輯關系，但懸空容易受干擾，有時會造成電路誤動作。因此 ，多余輸人端要根據實際需要做適當處理。例如，與門、與非門的多余輸人端可直接接到電源上;也可將 不同的輸人端公用一個電阻連接到電源上;或將多余的輸人端并聯(lián)使用。對于或門、或非門的多余輸人端 應直接接地。⑤多余的輸出端應該懸空處理，決不允許直接接到VDD或VSS，否則會產生過大的短路電流而使器件 損壞 。不同邏輯功能的CM0S電路的輸出端也不能直接連到一起，否則導通的P溝道MOS場效應管和導通的N溝道 MOS場效應管形成低阻通路，造成電源短路而引起器件損壞。除三態(tài)門、集電極開路門外，TTL集成電路的 輸出端不允許并聯(lián)使用。如果將幾個集電極開路門電路的輸出端并聯(lián)，實現(xiàn)“線與”功能時，應在輸出端 與電源之間接人上拉電阻。
下載文檔
